The battery driven nature of wireless sensor networks, combined with the need of extended lifetime mandates that energy efficiency is a metric with high priority. In the current thesis we explore and compare the energy dissipation of di fferent processor architectures and how it is associated with performance and area requirements. The processor architectures are di erentiated based on the datapath length (16-bit, 32-bit, 64-bit and 128-bit) and the corresponding size of the data memories. Our study focuses on AES algorithm, and the indicated processor architectures support AES forward encryption, CCM (32/64/128), CBC (32/64/128) and CTR common modes of operation. In each processor architecture the instruction set is extended to increase the efficiency of the system. / -

Υλοποίηση ενός επεξεργαστή διακριτών ηχητικών σημάτων, με χρήση μεθόδων STFT. Ο επεξεργαστής έχει την ικανότητα να διαχωρίζει τα μεταβατικά φαινόμενα και εφαρμόζει διαφορετικού τύπου επεξεργασία σε αυτά, από ότι στον υπόλοιπο όγκο του σήματος εισόδου. / Implementation of a processor of discrete audio signals, using STFT (overlap-add) methods. This processor can successfully detect transients in the input signal and apply a separate filter to them.

With commercial processor design tools, a designer can quickly design a C- programmable ASIP for a specific application domain. There are several such ASIPs available for both wireless (UWB baseband processing), encryption, and biomedical processing (particularly for ECG beat detection). In traditional CPUs and DSPs the impact of the instruction-set definition and the complexity of the instruction decoder can be substantial, especially in terms of power consumption. Fully orthogonal VLIW processors, do not incur the cost of an instruction decoder that severely. Instead the instruction word becomes very large, thereby shifting the (power-)cost to the program memory or instruction cache. For the purposes of this thesis a SIMD processor is developed and is compared to a soft-SIMD to observe its area, performance and energy efficiency for a bioimaging benchmark and how the processor description in the ASIP language nML, defines the generated HDL. This SIMD processor is turned into orthogonal and using iterative experiments it is investigated, what is the impact on power while manipulating the instruction-set architecture in combination with the program memory size. It is also investigated how instruction-set re-configuration can be exploited to improve power efficiency. Using this investigation guidelines for low-power ASIP design can be produced. / Με τη σύγχρονη τεχνολογία σχεδιασμού επεξεργαστών, ο σχεδιαστής μπορεί με ευκολία να σχεδιάσει ένα προγραμματιζόμενο Επεξεργαστή Συνόλου Εντολών Ειδικού Σκοπού (ASIP - Application-Specific Instruction-set Processor) για ένα συγκεκριμένο εύρος εφαρμογών. Υπάρχουν διάφοροι τέτοιοι επεξεργαστές διαθέσιμοι για ασύρματες εφαρμογές, κρυπτογράφηση και βιοϊατρικές εφαρμογές (π.χ. στον αλγόριθμο εντοπισμού χτύπου ηλεκτροκαρδιογραφήματος). Στους παραδοσιακούς επεξεργαστές και επεξεργαστές σήματος (DSP - Digital Signal Processor) ο ορισμός του συνόλου εντολών και η πολυπλοκότητα έχουν μεγάλη επίδραση, ειδικά στην κατανάλωση ισχύος. Μία πιθανή λύση σε αυτό το πρόβλημα είναι οι ορθογώνιοι επεξεργαστές μεγάλου μεγέθους λέξης εντολής (VLIW - Very Large Instruction Word). Με τον όρο ορθογώνιο επεξεργαστή, ορίζεται ένας επεξεργαστής οριζόντιου σύνολου εντολών, άρα ένας επεξεργαστής στον οποίο μπορεί να υπάρξει κάθε διαθέσιμος συνδυασμός μεταξύ των διαθέσιμων εντολών και των μεθόδων διευθυνσιοδότησης για πρόσβαση στη μνήμη και το αρχείο καταχωρητών. Οι ορθογώνιοι επεξεργαστές δεν επιβαρύνουν τόσο τον αποκωδικοποιητή εντολών. Αντί αυτού το μέγεθος της λέξης της εντολής γίνεται πολύ μεγάλο, και έτσι μετατίθεται το ενεργειακό κόστος στην μνήμη εντολών προγράμματος (program memory )ή την κρυφή μνήμη εντολών προγράμματος (instruction cache). Για τους σκοπούς αυτής της διπλωματικής εργασίας, αναπτύχθηκε ένας επεξεργαστής SIMD, ο οποίος συγκρίνεται με έναν soft-SIMD για να μελετηθούν η απαιτούμενη περιοχή στο ενσωματωμένο, επιδόσεις και κατανάλωση ενέργειας για μία βιοϊατρική εφαρμογή, καθώς και το πως η περιγραφή ενός επεξεργαστή στη γλώσσα περιγραφής επεξεργαστών ASIP nML ορίζει την παραγούμενη γλώσσα περιγραφής υλικού (HDL - Hardware Description Language). Ο επεξεργαστής αυτός μετατρέπεται σε ορθογώνιο, και με τη χρήση επαναληπτικών πειραμάτων μελετάται η επίδραση στην κατανάλωση ενέργειας κατά τη διάρκεια αλλαγών στην αρχιτεκτονική του συνόλου εντολών και του μεγέθους της μνήμης εντολών προγράμματος. Ακόμη μελετάται πως μπορεί να εκμεταλλευτεί ο σχεδιαστής την αναδιάρθρωση του συνόλου εντολών για να βελτιώσει την κατανάλωση ενέργειας.

Η σχεδίαση μικροεπεξεργαστών είναι μια πολύπλοκη και σύνθετη διαδικασία, η οποία δυσκολεύει όσο οι τεχνολογικές εξελίξεις προχωράνε. Οι μελετητές της απόδοσης των μικροεπεξεργαστών, για να μελετήσουν την απόδοση ενός συστήματος καταλήγουν στη χρησιμοποίηση πλήρους προσομοίωσης, καάτι που είναι εξαιρετικά πολύπλοκο και χρονοβόρο. Σε αυτή την εργασία παρουσιάζεται ένα αναλυτικό μοντέλο που μοντελοποιεί τις επιδόσεις του επεξεργαστή με βάση το πρόγραμμα που εκτελεί και τα δομικά του χαρακτηριστικά. Το μοντέλο αυτό βασίζεται πάνω σε έναν εκτός σειράς υπερβαθμωτό επεξεργαστή. Η μοντελοποίηση βασίζεται στο γεγονός ότι ένας υπερβαθμωτός επεξεργαστής ο οποίος είναι ισορροπημένος διατηρεί σταθερή την απόδοση του εκτός αν συναντήσει ανασχετικά γεγονότα, όπως αποτυχία πρόσβασης στην κρυφή μνήμη ή λάθος στην πρόβλεψη διακλάδωσης. Τα δεδομένα του προγράμματος συλλέγονται κατά την εκτέλεση του προγράμματος με τη χρήση ενός εργαλείου παρεμβολής κώδικα σε εκτελέσιμο αρχείο, το οποίο ονομάζεται DIOTA. Παρουσιάζεται το μοντέλο σταθερής απόδοσης και μετριέται ο αντίκτυπος του κάθε ανασχετικού γεγονότος ξεχωριστά. / Microprocessor design is a complex and difficult process which day by day is getting more difficult as technology advances. Designers, in order to study the efficiency of a microprocessor tend to use full cycle simulation, which is extremely complex and time-consuming. In this thesis, an analytical model is presented, which is modelling the perfonmance of a proccessor in account with the executable and processor's functional characteristics. The model is based on an out of order superscalar processor. The modelling is based on the fact that a balanced superscalar processor is maintaining a steady performance rate, unless a disruptive miss event happens, such as a data cache miss or a branch misprediction. The data from the executable are gathered by using a binary rewriting tool, called DIOTA. The steady state model is being presented, and the impact of each miss event is measured.

Οι σύγχρονες τάσεις της Επιστήμης Σχεδιασμού των Υπολογιστικών Συστημάτων έχουν υιοθετήσει την χρήση των Κρυφών Μνημών ή Μνημών Cache, αποβλέποντας στην απόκρυψη της Καθυστέρησης της Κύριας Μνήμης των Συστημάτων (Memory Latency) και την γεφύρωση του χάσματος της απόδοσης του Επεξεργαστή και της Κύριας Μνήμης (Processor – Memory Performance Gap). Οι Μνήμες Cache έτσι έχουν αποκτήσει αδιαμφισβήτητα πρωτεύοντα ρόλο στην Ιεραρχία Μνήμης των Ηλεκτρονικών Υπολογιστών. Οι νέες τάσεις Σχεδιασμού ανέδειξαν την Έννοια του Παραλληλισμού σε πρωτεύοντα ρόλο. Αρχικά διερευνήθηκε ο Παραλληλισμός Επιπέδου Εντολών, ωστόσο η αύξηση της Απόδοσης των Υπολογιστών σύντομα έφτασε ένα μέγιστο. Την τελευταία δεκαετία το κέντρο του ενδιαφέροντος των σχεδιαστών έχει και πάλι μετατοπιστεί, καθώς ένας νέος τύπος Επεξεργαστών έχει εισέλθει στο προσκήνιο, οι Πολυπύρηνοι Επεξεργαστές, ή όπως είναι αλλιώς γνωστοί on-chip Multiprocessors (CMP). Αυτές οι εξελίξεις, σε συνδυασμό με την ολοένα αυξανόμενη πολυπλοκότητα της “συμπεριφοράς” των εκτελούμενων Εφαρμογών, ώθησαν το σχεδιαστικό ενδιαφέρον προς την εκμετάλλευση ενός νεοσύστατου τύπου Παραλληλισμού. Ο Παραλληλισμός Επιπέδου Μνήμης ή Memory Level Parallelism (MLP) αποτελεί τα τελευταία χρόνια, το πλέον ισχυρό μέσο αύξησης της απόδοσης των Υπολογιστικών Συστημάτων και μαζί με τους Πολυπύρηνους Επεξεργαστές θα κυριαρχήσει στο προσκήνιο των εξελίξεων τα επόμενα χρόνια. Σκοπός της παρούσας Διπλωματικής Εργασίας είναι η ανάπτυξη ενός Στατιστικού – Πιθανοτικού Μοντέλου για μελέτη και πρόβλεψη των φαινομένων που αναπτύσσονται σε Μνήμες Cache, στις οποίες αποθηκεύονται δεδομένα από εκτελούμενες Εφαρμογές, με έντονο Παραλληλισμό Επιπέδου Μνήμης. Θα οριστεί ένας Εκτιμητής του Φόρτου που επιβάλλεται στο Σύστημα, από φαινόμενα Παραλληλισμού Επιπέδου Μνήμης (MLP). Στην συνέχεια, με βάση το Μοντέλο που αναπτύσσουμε, θα διερευνηθεί ένα ικανοποιητικό σύνολο Εφαρμογών, και θα εξαχθεί μια Εκτίμηση – Πρόβλεψη για τον Φόρτο (MLP) του Συστήματος. Εφόσον οι Προβλέψεις μας κριθούν επιτυχής, το Μοντέλο Πρόβλεψης Φόρτου MLP που αναπτύξαμε, μπορεί να αποτελέσει χρήσιμο Εργαλείο στα χέρια των Σχεδιαστών που ασχολούνται με την αύξηση της Απόδοσης των Σύγχρονων Υπολογιστικών Συστημάτων. / -

Στόχος της παρούσας διπλωματικής εργασίας είναι η τροφοδοσία ενός μεταβαλλόμενου RL φορτίου από μια φωτοβολταϊκή γεννήτρια, επιδιώκοντας η τάση σε αυτό να είναι σταθερή κατά μέτρο και συχνότητα. Η επίτευξη του στόχου προϋποθέτει την χρήση μιας σειράς διατάξεων, προκειμένου να δημιουργήσουμε ένα πειραματικό σύστημα πάνω στο οποίο θα αναπτύξουμε την εφαρμογή μας. Έτσι η πειραματική μας διάταξη εκτός από την πηγή (φωτοβολταϊκή γεννήτρια) και το φορτίο αποτελείται και απο έναν τριφασικό αντιστροφέα πηγής τάσης, έναν τριφασικό μετασχηματιστή, ένα βαθυπερατό φίλτρο LC, μια συσκευή βηματικής μεταβολής του φορτίου και έναν μικροεπεξεργαστή με την βοήθεια του οποίου θα υλοποιήσουμε τους απαραίτητους ελέγχους. Το πρώτο επίπεδο ελέγχου αφορά τον τριφασικό αντιστροφέα και συγκεκριμένα την παλμοδότηση την διακοπτικών του στοιχείων. Με την βοήθεια του μικροεπεξεργαστή πετυχαίνουμε την υλοποίηση του κυκλώματος παλμοδότησης εφαρμόζοντας την μέθοδο της ημιτονοειδούς διαμόρφωσης εύρους παλμών (Sinusoidal Pulse Width Modulation, SPWM). Σε δεύτερο επίπεδο ελέγχου υλοποιούμε έναν PI ελεγκτή ο οποίος σε συνεργασία με το κύκλωμα παλμοδότησης εξασφαλίζει την σταθεροποίηση της τάσης στο φορτίο, συνεπώς και την αδιάλειπτη τροφοδοσία του. Πραγματοποιώντας βηματικές αλλαγές στο φορτίο, καταγράφουμε τις μεταβολές στα μεγέθη εκείνα που επιβεβαιώνουν την λειτουργία και αποδοτικότητα του συνολικού συστήματος ελέγχου. Ιδιαίτερη αξία έχει ο τρόπος με τον οποίο παράγουμε τον κώδικα που υλοποιεί, μέσω του μικροεπεξεργαστή, το κύκλωμα ελέγχου. Η διαδικασία περιλαμβάνει αρχικά την μοντελοποίηση του κυκλώματος στο Simulink και στην συνέχεια την χρήση των κατάλληλων εργαλείων, οπότε μέσω μιας αυτόματης διαδικασίας παράγεται ο επιθυμητός κώδικας. Η διπλωματική εργασία διαρθρώνεται με τον εξής τρόπο: Στο κεφάλαιο 1 γίνεται μια σύντομη αναφορά στον σημαντικό ρόλο που καλούνται να διαδραματίσουν οι ανανεώσιμες πηγές ενέργειας, στις σημερινές και μελλοντικές ανάγκες του τομέα της ηλεκτρικής ενέργειας. Ακολουθεί μια συνοπτική παρουσίαση της φωτοβολταϊκής τεχνολογίας και του τρόπου αξιοποίησής της. Στο κεφάλαιο 2 γίνεται η πλήρης ανάπτυξη της μεθόδου ημιτονοειδούς διαμόρφωσης εύρους παλμών για την αξιοποίησή της σε μετατροπέα DC/AC (αντιστροφέα), ενός σκέλους και τριφασικού. Παρουσιάζονται αναλυτικά τα χαρακτηριστικά της μεθόδου και ο τρόπος εφαρμογής της σε ψηφιακά συστήματα. Στο κεφάλαιο 3 γίνεται η περιγραφή και ανάλυση της πειραματικής μας διάταξης. Διαχωρίζοντας το συνολικό σύστημα στα επιμέρους κυκλώματα ισχύος και ελέγχου, περιγράφουμε την κάθε διάταξη ξεχωριστά, αναλύοντας το αντίστοιχο θεωρητικό υπόβαθρο. Ιδιαίτερα, όσον αφορά το κύκλωμα ελέγχου, αναπτύσσουμε συνοπτικά την θεωρία του PI ελέγχου, στον βαθμό που κρίνεται απαραίτητο για την εφαρμογή μας. Στο κεφάλαιο 4 παρουσιάζεται το σύστημα eZdspTM F28335. Το σύστημα αυτό περιλαμβάνει τον επεξεργαστή ψηφιακού σήματος F28335, με την βοήθεια του οποίου υλοποιούμε το κύκλωμα ελέγχου. Γίνεται αναφορά στις δυνατότητες του συστήματος και περιγράφονται τα περιφερειακά του που χρησιμοποιούνται στην παρούσα εφαρμογή. Στο κεφάλαιο 5 γίνεται η ανάλυση του μοντέλου Simulink που υλοποιεί το κύκλωμα ελέγχου. Αρχικά, παρουσιάζεται συνοπτικά η διαδικασία ταχείας προτυποποίησης και ο τρόπος με τον οποίο επιτυγχάνουμε την αυτόματη παραγωγή κώδικα μέσω των μοντέλων του Simulink. Στη συνέχεια περιγράφουμε αναλυτικά τα μπλόκ που συνιστούν το μοντέλο της εφαρμογής μας. Στο κεφάλαιο 6 γίνεται η παρουσίαση των πειραματικών αποτελεσμάτων που προέκυψαν κατά την διάρκεια των μετρήσεων. Συγκεκριμένα παρατίθενται μετρήσεις και γραφήματα που έχουν στόχο να αναδείξουν την λειτουργία του ελέγχου και τον τρόπο με τον οποίο επιδρά στο σύστημά μας. Στο κεφάλαιο 7 παρουσιάζονται τα τελικά συμπεράσματα και οι πιθανές μελλοντικές προοπτικές της εφαρμογής. / The objective of this thesis is the power supply of a variable RL load, by the use of a photovoltaic generator as our energy source, aiming to a load voltage with constant rms value and frequency. To achieve this objective, involves the use of several devices, in order to create an experimental system on which we will develop our application. Thus, our total system, other than the source (photovoltaic generator) and the load, is composed of a three-phase voltage source inverter (VSI), a three-phase transformer, a low pass LC filter, a device that electronically chooses the value of the load and a microprocessor which implements the necessary control system. The first part of the control system refers to the generation of the signals that control the switching elements of the three-phase voltage source inverter. With the help of the microprocessor we achieve the implementation of the appropriate pulse generator circuit using a method called sinusoidal pulse width modulation (SPWM). In the second part of the control system we implement a PI controller which, in collaboration with the above circuit, ensures the stabilization of the voltage on the load, therefore the uninterrupted power supply. Making step load changes, we record the variation of those parameters that confirm the operation and efficiency of the entire control system. Of great importance is the way we produce the code that implements the control circuit, when executed by the microprocessor. The procedure begins with the modeling of the circuit in Simulink, followed by the use of the appropriate development tools that result in an automatic process of production of the desired code. The thesis is organized in the following way: In Chapter 1 we give a brief reference to the importance of the renewable energy sources, regarding the present and future needs of the electricity sector. We continue with a summary of the photovoltaic technology and it’s means of exploitation. In Chapter 2 we make a thorough description of the method called sinusoidal pulse width modulation and we discuss it’s use for the DC/AC converter (inverter), both single-leg and three-phase. We give a full presentation on the characteristics of the method and the manner to be implemented in digital systems. In Chapter 3 we make the description and analysis of our experimental system. By separating the overall system to two individual parts, the power circuit and the control circuit, we describe each device separately and analyze the relevant theory. In particular, with respect to the control circuit, we summarize the theory of PI controller, to the necessary extent for our application. In Chapter 4 we introduce the system eZdspTM F28335. This system includes the digital signal processor F28335, which undertakes the implementation of the control circuit. Reference is made to the overall capabilities of the system and especially to the peripherals used in this application. In Chapter 5 we give the analysis of the Simulink model which implements the control circuit. Initially, we outline the procedure of rapid prototyping and describe the way in which we achieve the automatic production of our executable code through the Simulink models. Then we describe in detail the blocks that form the model of our application. In Chapter 6 we present the results obtained during the experimental phase. In particular there are listed measurements and graphs that aim to highlight the function of the control system and the manner in which it influences our system. In Chapter 7 we present our final conclusions and possible future prospects of the application.

Το αντικείμενο της διδακτορικής διατριβής αφορά στην ανάπτυξη μιας ευέλικτης και επεκτάσιμης αρχιτεκτονικής που θα αξιοποιηθεί στον σχεδιασμό συστημάτων για την διεξαγωγή πειραμάτων από απόσταση. Τα συστήματα αυτά αναφέρονται ως RLs (Remote Laboratories) και επιτρέπουν στους χρήστες να χειρίζονται απομακρυσμένα τον διαθέσιμο εργαστηριακό εξοπλισμό με σκοπό την διεξαγωγή πειραμάτων. Στην διεθνή βιβλιογραφία έχουν καταγραφεί σημαντικές ερευνητικές προσπάθειες που σχετίζονται με την ανάπτυξη RLs σε διάφορα γνωστικά αντικείμενα. Όμως ακόμη και σήμερα δεν έχει υιοθετηθεί από την επιστημονική κοινότητα κάποια κοινά αποδεκτή αρχιτεκτονική για την ανάπτυξη RLs. Αρχικά προτείνεται μια αρχιτεκτονική για την ανάπτυξη RLs η οποία ονομάζεται ARIAL (Architecture of Internet Accessible Laboratories) η οποία είναι ανεξάρτητη από το γνωστικό αντικείμενο των υποστηριζόμενων από απόσταση πειραμάτων. Η συγκεκριμένη αρχιτεκτονική είναι επίσης ανεξάρτητη τόσο από το υλικό (hardware) όσο και από το λογισμικό (software) που θα αξιοποιηθεί για την ανάπτυξη ενός RL. Η ARIAL αποτελείται από δύο δομικά στοιχεία, τον MWS (Main Web Server) και το WS (WorkStation). Ο MWS αναλαμβάνει κυρίως την διαχείριση των χρηστών και των διαθέσιμων WSs. Ενώ τα WSs που συνήθως βρίσκονται σε πολλαπλότητα, αναλαμβάνουν αποκλειστικά την διεξαγωγή των υποστηριζόμενων από απόσταση πειραμάτων. Η επικοινωνία μεταξύ του MWS και των WSs επιτυγχάνεται μέσω μιας βάσης δεδομένων που επιτρέπει την πρόσβαση μέσω διαδικτύου. Επομένως, τα WSs μπορούν να εγκατασταθούν σε οποιαδήποτε γεωγραφική τοποθεσία επιτρέποντας την ανάπτυξη ομοσπονδιακών RLs. Όμως το σημαντικότερο χαρακτηριστικό της προτεινόμενης αρχιτεκτονικής το οποίο συμβάλει αποφασιστικά στην βιωσιμότητα ενός RL, είναι η υποστήριξη από απόσταση πειραμάτων που έχουν σχεδιαστεί και υλοποιηθεί από τους χρήστες. Με στόχο την επιβεβαίωση της ARIAL προτείνεται ένα RL στην ψηφιακή επεξεργασία σήματος με DSPs που ονομάζεται R-DSP Lab (Remote Digital Signal Processors Laboratory). Το R-DSP Lab παρέχει στους χρήστες την δυνατότητα είτε να διεξάγουν ένα από τα προκαθορισμένα από απόσταση πειράματα είτε να επιβεβαιώσουν την ορθή λειτουργία μιας DSP εφαρμογής που ανέπτυξαν οι ίδιοι. Το συγκεκριμένο RL επιτρέπει επίσης την ανάπτυξη από απόσταση πειραμάτων από τους χρήστες. Στην περίπτωση αυτή οι χρήστες εκτός από την DSP εφαρμογή που επιθυμούν, θα πρέπει να υλοποιήσουν και το GUI (Graphical User Interface) που αναλαμβάνει τον απομακρυσμένο έλεγχο της παραπάνω DSP εφαρμογής. Κατά την διεξαγωγή οποιουδήποτε από τα παραπάνω απόσταση πειράματα οι χρήστες μέσω μιας κατάλληλα σχεδιασμένης ιστοσελίδας έχουν την δυνατότητα να ελέγχουν απομακρυσμένα τα διαθέσιμα εργαστηριακά όργανα. Στην συνέχεια προτείνεται ένα RL στην ψηφιακή επεξεργασία εικόνας με DSPs που ονομάζεται R-DImPr Lab (Remote Digital Image Processing Laboratory). Το συγκεκριμένο RL επιτρέπει την επιβεβαίωση μιας DSP εφαρμογής που αναπτύχθηκε από τον χρήστη αξιοποιώντας το API (Application Program Interface) του R-DImPr Lab. Η DSP εφαρμογή αναλαμβάνει την ψηφιακή επεξεργασία εικόνων που λαμβάνονται από τον διαθέσιμο αισθητήρα εικόνας. Κατά την διεξαγωγή του από απόσταση πειράματος ο χρήστης μέσω της ιστοσελίδας του RL αφού επιλέξει τις ρυθμίσεις του αισθητήρα εικόνας, έχει την δυνατότητα να παρατηρήσει τόσο στην αρχική όσο και στην επεξεργασμένη εικόνα. Με σκοπό την διεύρυνση των δυνατοτήτων του R-DimPr Lab σχεδιάστηκε και αναπτύχθηκε ένα σύστημα επεξεργασίας εικόνας με DSPs το οποίο παρέχει στους χρήστες την δυνατότητα να διεξάγουν από απόσταση πειράματα ελέγχοντας απομακρυσμένα, τόσο την λειτουργία της αντίστοιχης DSP εφαρμογής όσο και την θέση του αισθητήρα εικόνας. Ο έλεγχος της θέσης του αισθητήρα εικόνας επιτυγχάνεται μέσω ενός μηχανισμού κίνησης που βασίζεται σε δύο βηματικούς κινητήρες και επιτρέπει την περιστροφή του αισθητήρα εικόνας σε δύο άξονες. Επιπρόσθετα, διερευνείται η δυνατότητα ανάπτυξης από απόσταση πειραμάτων στην ψηφιακή επεξεργασία εικόνας με DSPs από τους χρήστες αξιοποιώντας το R-DSP Lab. Τέλος, προτείνεται ένα RL στην αρχιτεκτονική των υπολογιστών που επιτρέπει στους χρήστες να προγραμματίσουν σε assembly μια από τις δύο διαθέσιμες CPUs (Central Processing Units). Κατά την διαδικασία επιβεβαίωσης, αρχικά φορτώνεται στο FPGA (Field Programmable Gate Array) της διαθέσιμης αναπτυξιακής πλατφόρμας η υλοποίηση του συστήματος που βασίζεται στην επιλεγμένη CPU. Στην συνέχεια μέσω του GUI της ιστοσελίδας του προτεινόμενου RL, οι χρήστες έχουν την δυνατότητα να παρατηρήσουν βήμα προς βήμα τις μικρο-λειτουργίες που λαμβάνουν χώρα στην επιλεγμένη CPU κατά την εκτέλεση του προγράμματος. / The subject of this Ph.D. dissertation deals with the development of a flexible and expandable architecture which will be exploited in the design of systems for the conduction of remote experiments. These systems are referred as RLs (Remote Laboratories) and allow the users to handle remotely the available laboratory equipment in order to perform remote experiments. Significant scientific efforts which deal with the development of RLs in several cognitive fields, have been documented in the international literature. However, even today a commonly accepted architecture for the development of RLs has not been adopted by the scientific community. At the beginning, an architecture for the development of RLs which is called ARIAL (ARchitecture of Internet Accessible Laboratories) and is independent of the cognitive field of the supported remote experiments, is proposed. This architecture is also independent of both the hardware and the software which will be utilized for the development of the corresponding RL. The ARIAL consists of two structural elements, the MWS (Main Web Server) and the WS (WorkStation). The MWS undertakes the management of the users and the available WSs. Each one of the multiple WSs is exclusively responsible for the conduction of the supported remote experiments. The communication between the MWS and the WSs is achieved through an internet accessible database. Therefore, the WSs can be installed in any geographic location allowing the development of federal RLs. However, the most important feature of the proposed architecture which contributes decisively to the sustainability of a RL, is the support of remote experiments designed and implemented by the users. In order to confirm the ARIAL, this Ph.D. dissertation also proposes a RL in digital signal processing with DSPs which is called R-DSP Lab (Remote Digital Signal Processors Laboratory). The R-DSP Lab provides the users with the ability either to perform one of the predefined remote experiments or to confirm the operation of a DSP application which is developed by them. In addition, the proposed RL allows the development of remote experiments by the users. In this case, the users implement offline both the desired DSP application and the GUI (Graphical User Interface) which undertakes the remote control of the above DSP application. During the conduction of the above remote experiments, the users are able to remote control the available laboratory instruments through a carefully designed web page. Subsequently, a RL in digital image processing with DSPs which is called R-DImPr Lab (Remote Digital Image Processing Laboratory), is also proposed. This RL allows the verification of a DSP application developed by the user utilizing the API (Application Program Interface) of R-DImPr Lab. The DSP application undertakes the digital process of images which are captured by the available image sensor. During the conduction of the remote experiment, the user through the web page of the proposed RL, selects the parameters of the image sensor and observes both the original and the processed image. In order to expand the features of the R-DImPr Lab, a digital image processing system based on DSPs was designed and developed. This system allows the users to perform remote experiments by controlling remotely both the DSP application and the position of the image sensor. The control of the image sensor’s position is achieved through a motion actuator which is based on two stepper motors and allows the rotation of the image sensor in two axes. In addition, this Ph.D. dissertation explores the possibility of the development of remote experiments in digital image processing with DSPs by the users utilizing the features of the R-DSP Lab. Finally, a RL in computer architecture which allows the users to program in assembly language one of the two available CPUs (Central Processing Units), is proposed. During the verification process, the implementation of the system which is based on the selected CPU, is loaded into the FPGA (Field Programmable Gate Array) of the available development platform. The users through the GUI of the proposed RL’s web page, are able to observe the micro-operations which take place in the selected CPU during the step by step program execution.

Η ασφάλεια των υπολογιστικών συστημάτων αποτελεί πλέον μια πολύ ενεργή περιοχή και αναμένεται να γίνει μια νέα παράμετρος σχεδίασης ισάξια μάλιστα με τις κλασσικές παραμέτρους σχεδίασης των συστημάτων, όπως είναι η απόδοση, η κατανάλωση ισχύος και το κόστος. Οι φερέγγυες υπολογιστικές πλατφόρμες έχουν προταθεί σαν μια υποσχόμενη λύση, ώστε να αυξήσουν τα επίπεδα ασφάλειας των συστημάτων και να παρέχουν προστασία από μη εξουσιοδοτημένη άδεια χρήσης των πληροφοριών που είναι αποθηκευμένες σε ένα σύστημα. Ένα φερέγγυο σύστημα θα πρέπει να διαθέτει τους κατάλληλους μηχανισμούς, ώστε να είναι ικανό να αντιστέκεται στο σύνολο, τόσο γνωστών όσο και νέων, επιθέσεων άρνησης υπηρεσίας. Οι επιθέσεις αυτές μπορεί να έχουν ως στόχο να βλάψουν το υλικό ή/και το λογισμικό του συστήματος. Ωστόσο, η μεγαλύτερη βαρύτητα στην περιοχή έχει δοθεί στην αποτροπή επιθέσεων σε επίπεδο λογισμικού. Στην παρούσα διατριβή προτείνονται έξι μεθοδολογίες σχεδίασης ικανές να θωρακίσουν ένα υπολογιστικό σύστημα από επιθέσεις άρνησης υπηρεσίας που έχουν ως στόχο να πλήξουν το υλικό του συστήματος. Η κύρια έμφαση δίνεται στο υποσύστημα της μνήμης (κρυφές μνήμες). Στις κρυφές μνήμες αφιερώνεται ένα μεγάλο μέρος της επιφάνειας του ολοκληρωμένου, είναι αυτές που καλούνται να "αποκρύψουν" τους αργούς χρόνους απόκρισης της κύριας μνήμης και ταυτόχρονα σε αυτές οφείλεται ένα μεγάλο μέρος της συνολικής κατανάλωσης ισχύος. Ως εκ τούτου, παρέχοντας βελτιστοποιήσεις στις κρυφές μνήμες καταφέρνουμε τελικά να μειώσουμε τον χρόνο εκτέλεσης του λογισμικού, να αυξήσουμε το ρυθμό μετάδοσης των ψηφιακών δεδομένων και να θωρακίσουμε το σύστημα από επιθέσεις άρνησης υπηρεσίας σε επίπεδο υλικού. / Data security concerns have recently become very important, and it can be expected that security will join performance, power and cost as a key distinguish factor in computer systems. Trusted platforms have been proposed as a promising approach to enhance the security of the modern computer system and prevent unauthorized accesses and modifications of the sensitive information stored in the system. Unfortunately, previous approaches only provide a level of security against software-based attacks and leave the system wide open to hardware attacks. This dissertation thesis proposes six design methodologies to shield a uniprocessor or a multiprocessor system against a various number of Denial of Service (DoS) attacks at the architectural and the operating system level. Specific focus is given to the memory subsystem (i.e. cache memories). The cache memories account for a large portion of the silicon area, they are greedy power consumers and they seriously determine system performance due to the even growing gap between the processor speed and main memory access latency. As a result, in this thesis we propose methodologies to optimize the functionality and lower the power consumption of the cache memories. The goal in all cases is to increase the performance of the system, the achieved packet throughput and to enhance the protection against a various number of passive and Denial of Service attacks.