Η διαμόρφωση με πολύπλεξη συχνότητας ορθογωνίων φερουσών (Orthogonal Frequency Division Multiplexing - OFDM) έχει εδραιωθεί ως μία από τις επικρατέστερες μεθόδους διαμόρφωσης για την υψηλού ρυθμού μετάδοση πληροφορίας μέσω ασύρματων μέσων. Σε ένα σύστημα OFDM, ένα από τα βασικότερα και υπολογιστικά πολυπλοκότερα τμήματα είναι ο υπολογισμούς του Ταχύ Μετασχηματισμού Fourier. Αντικείμενο της εργασίας αυτής είναι η μελέτη της χρήσης εναλλακτικής αριθμητικής για την υλοποίηση κυκλωμάτων FFT. Τυπικά, τέτοιου είδους κυκλώματα υλοποιούνται χρησιμοποιώντας κάποια γραμμική αναπαράσταση σταθερής υποδιαστολής. Στη βιβλιογραφία έχουν προταθεί υλοποιήσεις του FFT με χρήση του Λογαριθμικού Συστήματος Αρίθμησης (Logarithmic Numbering System – LNS) και έχουν αναφερθεί κέρδη για συγκεκριμένους παράγοντες όπως το σφάλμα κβαντισμού, η επιφάνεια ολοκλήρωσης και η κατανάλωση ισχύος. Η αποδοτικότητα αυτών των λύσεων ερευνάται για τη συγκεκριμένη περίπτωση της εφαρμογής του FFT σε OFDM modems. Εστιάζοντας στην περίπτωση του FFT 64 σημείων για OFDM modem για ασύρματα δίκτυα 802.11a, μία από τις πλέον επιτυχημένες αρχιτεκτονικές που έχουν προταθεί για την υλοποίηση του, στηρίζεται στη λογική του FFT γραμμής – στήλης και παρουσιάζει έναν τρόπο πραγματοποίησης του υπολογισμού χωρίς κανένα ψηφιακό πολλαπλασιαστή. Με το βασικό πλεονέκτημα της λογαριθμικής αναπαράστασης να είναι η απλοποίηση των κυκλωμάτων πολλαπλασιασμού (με ταυτόχρονη όμως αύξηση του κόστους για την πραγματοποίηση προσθέσεων), δείχνεται ότι τελικά η υλοποίηση ενός FFT αμιγώς σε LNS δεν είναι προτιμητέα. Αν και η αρχιτεκτονική του FFT γραμμής – στήλης μπορεί να προσφέρει υψηλή απόδοση με χαμηλό κόστος υλοποίησης, παρουσιάζει μια σειρά από αδυναμίες, που σχετίζονται κυρίως με τη χρήση ειδικών κυκλωμάτων για την εκτέλεση των πολλαπλασιασμών με τις σταθερές που εμφανίζονται στον FFT (twiddle factors). Για την αντιμετώπιση αυτών των περιορισμών προτείνεται η εισαγωγή του LNS σε κάποια τμήματα του κυκλώματος του FFT, οδηγώντας έτσι στη δημιουργία ενός συστήματος μικτής αναπαράστασης. Σε τέτοιου είδους υβριδικά συστήματα τίθενται δύο βασικά ζητήματα. Το πρώτο αφορά τον ορισμό της ισοδυναμίας μεταξύ των διαφορετικών αναπαραστάσεων και το δεύτερο τον αποδοτικό τρόπο υλοποίησης των κυκλωμάτων μετατροπής από το ένα αριθμητικό σύστημα στο άλλο. Τυπικά, τα κριτήρια ισοδυναμίας που επιλέγονται είναι αυστηρά μαθηματικά ορισμένα, όπως για παράδειγμα ο Λόγος Σήματος προς Θόρυβο (Signal-to-Noise Ratio - SNR) ή το Μέσο Σχετικό Σφάλμα Αναπαράστασης (Average Relative Representation Error – ARRE). Στη συγκεκριμένη εργασία ακολουθείται μια λιγότερο δεσμευτική προσέγγιση, ορίζοντας την ισοδυναμία δύο αναπαραστάσεων με βάση την τελική απόδοση του συστήματος OFDM όσον αφορά το ρυθμό λαθών στο δέκτη (Bit Error Rate - BER). Με βάση αυτή τη λογική, αποδεικνύεται ότι μπορούν να χρησιμοποιηθούν αναπαραστάσεις πολύ μικρού μεγέθους λέξης και οι προσεγγίσεις που χρειάζεται να γίνουν κατά τις μετατροπές μεταξύ των δύο συστημάτων δεν είναι ανάγκη να είναι ιδιαίτερα ακριβείς. Έτσι, τα σχετικά κυκλώματα μπορούν να υλοποιηθούν αποδοτικά και με μικρό κόστος. Η υλοποίηση δύο συστημάτων για τον FFT 64 σημείων, ένα βασισμένο αποκλειστικά σε γραμμική αναπαράσταση σταθερής υποδιαστολής και ένα υβριδικό που χρησιμοποιεί γραμμική και λογαριθμική αναπαράσταση, δείχνει ότι χωρίς διαφορές όσον αφορά το BER και την καθυστέρηση (delay), η υβριδική προσέγγιση απαιτεί μικρότερη επιφάνεια ολοκλήρωσης και παρουσιάζει σημαντικά χαμηλότερη κατανάλωση ισχύος. / Orthogonal Frequency Division Multiplexing (OFDM) has been established as one of the most prevalent methods for high data rate transmission through wireless channels. In an OFDM communication system, one of the fundamental and most computationally intensive parts is the computation of the Fast Fourier Transform (FFT). The subject of this thesis is to investigate the use of alternative arithmetic representation systems for the implementation of FFT circuits. Typically, these circuits are implemented using linear fixed-point representations. In literature, implementations of the FFT using the Logarithmic Numbering System (LNS) have been proposed and significant gains in quantization errors, chip area and power consumption have been reported. The effectiveness of these proposals in the case of the FFT for OFDM systems is investigated. Focusing on the case of the 64-point FFT for an OFDM modem for an 802.11a wireless network, one of the most efficient architectures proposed is based on the concept of row-column FFT and presents a way of implementing the computation without using any digital (non-fixed input) multiplier. The most important feature of the LNS representation is the fact that multiplication operations turn to mere additions, thus there are significant implementation gains. On the downside though, addition in LNS is very expensive. Combining the aforementioned, it is shown that the implementation of the whole FFT computation in LNS is not a preferable solution. Although the row-column FFT architecture may offer high performance and low implementation cost, it presents a number of deficiencies mainly due to the fact that special purpose circuits are used to perform the multiplications with the complex constants (twiddle factors) that appear in the computation. In order to alleviate these deficiencies, it is proposed to use the LNS representation in some parts of the FFT circuit, thus forming a hybrid-representation system. In hybrid-representation systems two major issues are raised. The first one is how to define equivalence between the arithmetic representation systems used and the second one is related to the cost of the circuits required to perform the conversions between the numbers of the different arithmetic systems. Typically, the equivalence criterion used is mathematically defined and metrics like the Signal-to-Noise Ratio (SNR) or Average Relative Representation Error (ARRE) are commonly used. In this report, a less restrictive metric is used: two arithmetic representations are defined to be equal if the Bit Error Rate (BER) performance of the overall OFDM system is equal. Using this approach, it is shown that short word-length representations may be used and the conversions between the linear and logarithmic systems need not be very accurate. This results in great simplification of the conversion process and the respected circuits can be implemented with low cost. For comparison, two 64-point FFT systems have been implemented, one using a linear fixed-point 2’s complement representation and one using both linear and LNS representation. Without any differences in BER performance and circuit delay, the hybrid-representation system requires less chip area and consumes significantly lower power.