Orientador: Fabiano Fruett / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-06T06:47:54Z (GMT). No. of bitstreams: 1 Garcia_Vitor_M.pdf: 2431852 bytes, checksum: 99df32075176f9b0322278b0ce286ba5 (MD5) Previous issue date: 2006 / Resumo: Apresentamos neste trabalho um sensor de pressão de baixo consumo de potência. totalmente compatível com o processo de fabricação CMOS. constituído por um amplificador operacional sensível ao estresse mecânico fabricado sobre uma membrana. O desenho do layout do amplificador é feito de forma a maximizar o efeito do estresse sobre os transistores do par de entrada e minimizar sobre o restante do circuito. O projeto da membrana. bem como a localização dos elementos sensores sobre a mesma. Foram determinados através de simulação por elementos finitos. O sensor foi fabricado utilizando o processo CMOS 0.35 IJ.m AMS disponibilizado pelo Projeto Multi-Usuário (PMU) Fapesp. A membrana do sensor foi obtida através de um processo de desbaste mecânico da pastilha de silício onde o circuito foi fabricado. Analisamos também a dependência da tensão de limiar e da mobilidade de um transistor PMOS com relação ao estresse mecânico. O sensor fabricado apresentou um consumo de potência da ordem de 3 IJ. W e uma sensibilidade de 8.9 mV/psi / Abstract: A nove I Iow power totally CMOS compatible mechanical-stress sensitive differential amplifier. which can be used as a pressure sensor. is presented. This amplifier is based on a special designed layout where the stress sensitivity of the input differential pair. is maximized and the stress effects on the second stage are minimized. Finite element simulation was used to design the membrane and to locate the element sensor on it. The sensor was fabricated in a CMOS 0.35 IJ.m AMS process supported by the Fapesp Multi -User Project. In order to make a pressure sensor without a backside bulk micro-machining process. the thickness of the die was reduced by a mechanical polishing process. This work also analised the limiar-voltage and the mobility dependence with regard to mechanical stress. The sensor power consumption amounts to 3 IJ. W and the sensitivity amounts to 8.9 m V/psi / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Orientadores: Jacobus Willibrordus Swart, Jader Alves de Lima Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-08T17:33:52Z (GMT). No. of bitstreams: 1 Agostinho_PetersonRibeiro_M.pdf: 4830694 bytes, checksum: d3db6a2118db3df2774037e49df52865 (MD5) Previous issue date: 2006 / Resumo: Este trabalho descreve o procedimento de projeto de amplificadores operacionais rail-to-rail em tecnologia CMOS. Para isto, foram objetos desse processo quatro configurações distintas. As quatro topologias utilizam estágio de entrada rail-to-rail com controle de gm e estágio de saída classe-AB com controle de corrente quiescente. Como especificação para as três primeiras configurações estão tensão de alimentação de ± 0.9V, ganho de manha aberta em baixas freqüências de 60dB e freqüência de ganho unitário de 4MHz para uma carga externa de 10k? em paralelo com 10pF. A quarta configuração é uma nova topologia adaptada para que os transistores operem na região de inversão fraca, com o objetivo de reduzir o consumo de potência. Como especificação para esta configuração temos tensão de alimentação de ± 0.75V e minimização do consumo de potência. Os resultados obtidos a partir dos protótipos fabricados em tecnologia CMOS 0.35µm foram próximos às especificações. Uma placa de circuito impresso foi implementada para caracterização dos amplificadores e, além disso, foi utilizado nessa placa um amplificador comercial para realizar comparações / Abstract: This dissertation describes the process of designing rail-to-rail operational amplifiers in CMOS technology. To accomplish this, the author focused on four distinct structures. The four topologies have rail-to-rail input stage with gm-control circuit and Class-AB output stage with quiescent-current control. The specification of three configurations included the nominal power supply of ± 0.9V, minimum open-loop low-frequency gain of 60dB and unity-gain frequency of 4MHz driving an external load of 10k? in parallel with 10pF. The fourth one is a new topology adapted to operate with transistors in weak inversion, in order to decrease the power consumption. The specification included nominal power supply of ± 0.75V and minimization of power consumption. Prototypes of the amplifiers were fabricated in 0.35µm CMOS technology and the results were in good agreements with the specifications. A printed circuit board was implemented to test the amplifiers and, additionally, was inserted a commercial amplifier, to make comparisons / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica