• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 20
  • 16
  • 1
  • 1
  • 1
  • Tagged with
  • 43
  • 43
  • 13
  • 13
  • 12
  • 10
  • 6
  • 5
  • 5
  • 5
  • 5
  • 4
  • 4
  • 4
  • 4
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
31

Automação e otimização do projeto de um oscilador controlável por tensão para aplicações em rádio frequência. / Automation and optimization of a voltage controlled oscillator for radio frequency applications.

Dwight José Cabrera Salas 10 December 2010 (has links)
Nesta dissertação os conceitos e técnicas relacionadas com a automação e otimização do projeto de um oscilador controlável por tensão para aplicações de rádio frequência são apresentados. O problema de projeto do oscilador foi formulado como um problema de otimização matemática conhecido como programação geométrica. Uma abordagem à aplicação da programação geométrica no projeto de um circuito simples foi feita primeiro. Dessa forma, as vantagens e limitações da metodologia são identificadas e propostas para lidar com esses problemas são revisados. Com uma idéia clara da metodologia, o problema de projeto do oscilador como um programa geométrico é apresentado. Um requerimento importante da aplicação de programação geométrica no projeto de circuitos é a necessidade de contar com modelos dos dispositivos que sejam compatíveis com a forma matemática do problema de otimização. Nesse sentido, neste trabalho se mostra como foram obtidos esses modelos para parâmetros do transistor e de um indutor quadrado simétrico onchip. Finalmente, aplicou-se a metodologia no projeto de um VCO na banda ISM 2.4GHz numa tecnologia CMOS 0.35um padrão de 4 metais, simulações do circuito mostraram uma figura de mérito de 180dBc/Hz com o ruído de fase de -130dBc/Hz a 3MHz de offset da portadora. Finalmente, o layout do protótipo de um VCO foi feito e fabricado. Testes experimentais foram desenvolvidos. Os resultados obtidos mostraram boa correlação com as simulações póslayout do circuito. / In this work the concepts and techniques related to the optimization and automation of the design of a controlled voltage oscillator intended for radio frequency applications are presented. The design problem of the oscillator was cast as a mathematical optimization problem known as geometric programming. As a first approach, the application of geometric programming in the design of a simple circuits was done. Thus, the advantages and limitations of the methodology were first reviewed and strategies to overcome theses problems were also presented. With a better understanding of the methodology, the formulation of the oscillator as a geometric program was presented. One of the most important requirements in the application of geometric programming in circuit design is the needed of device models suitable with the mathematical form of a geometric program. Thus, in this work the techniques used to obtain theses models for transistor and inductor parameters were presented. Using the proposed methodology, a VCO for the 2.4GHz ISM frequency band was designed in a standard 4 metals 0.35um CMOS technology. From simulations results, the VCO achieved a figure of merit of 180 dBc/Hz with a phase noise of -130dBc/Hz at 3MHz of offset frequency. A prototype of a VCO was fabricated and experimental tests were developed. From the obtained results good agreement with post layout simulations were observed.
32

Projeto de uma fonte de tensão de referência CMOS usando programação geométrica. / CMOS voltage reference source design via geometric programming.

Carrillo Castellanos, Juan José 10 December 2010 (has links)
Nesta dissertação é apresentada a aplicação da programação geométrica no projeto de uma fonte de tensão de referência de baixa tensão de alimentação que pode ser integrada em tecnologias padrões CMOS. Também são apresentados os resultados experimentais de um projeto da fonte de bandgap feito por um método de projeto convencional, cuja experiência motivou e ajudou ao desenvolvimento da formulação do programa geométrico proposta neste trabalho. O programa geométrico desenvolvido nesta dissertação otimiza o desempenho da fonte de bandgap e agiliza seu tempo de projeto. As expressões matemáticas que descrevem o funcionamento e as principais especificações da fonte de bandgap foram geradas e adaptadas ao formato de um programa geométrico. A compensação da temperatura, o PSRR, o consumo de corrente, a área, a tensão de saída e a sua variação por causa da tensão de offset do OTA, e a estabilidade são as principais especificações deste tipo de fonte de tensão de referência e fazem parte do programa geométrico apresentado neste trabalho. Um exemplo do projeto usando o programa geométrico formulado neste trabalho, mostra a possibilidade de projetar a fonte de bandgap em alguns minutos com erros baixos entre os resultados do programa geométrico e de simulação. / This work presents the application of geometric programming in the design of a CMOS low-voltage bandgap voltage reference source. Test results of a bandgap voltage reference designed via a conventional method are showed, this design experience motivated and helped to formulate the geometric program developed in this work. The geometric program developed in this work optimizes the bandgap source performance and speeds up the design time. The mathematical expressions that describe the bandgap source functioning and specifications were developed and adapted in the geometric program format. The temperature compensation, the PSRR, the current consumption, the area, the output voltage and its variations under the operational tranconductance amplifier offset voltage, and the stability are the main specifications of this type of bandgap reference source and they are included into the geometric program presented in this work. An example of the design using the geometric program formulated in this work, shows the possibility of designing the bandgap source in a few minutes with low errors between the geometric program results and the simulation results.
33

Metodologia para a otimização do rendimento e desempenho dos circuitos analógicos usando programação geométrica. / Methodology to improve the yield and performance on analog circuits using geometric programming.

Sáenz Noval, Jorge Johanny 07 May 2012 (has links)
Este trabalho propõe uma metodologia de projeto para fabricação ou Design Methodology for Manufacturing (DFM) utilizando a Programação Geométrica (PG) e os métodos tipo Newton para resolver problemas de otimização não-linear, os quais definem e assistem o projeto de circuitos analógicos. Depois, essa metodologia é aplicada e validada através do projeto de uma fonte de referência. Nos últimos anos, a tendência do aumento na densidade de transistores previsto pela lei de Moore tornou o problema do projeto dos circuitos dimensionalmente mais complexo. Além disso, uma maior densidade de transistores implica na diminuição das dimensões características do processo tornando-o mais sensível às variações de processo e as condições ambientais. As diferenças apresentadas entre o circuito projetado e aquele testado dão evidências de perdas de rendimento, as quais são atribuídas numa grande proporção ao processo de projeto. Devido à grande responsabilidade que o projetista tem neste problema, o projeto analógico deve ser focado para novas abordagens que levem em conta o desempenho e o rendimento conjuntamente. Em primeiro lugar, a metodologia proposta obtém um ponto inicial com um conjunto de especificações de desempenho adequadas, o qual vai ser usado na análise do impacto que tem o mismatch e as variações de processo sobre as especificações. Uma vez que o comportamento estatístico e determinístico do circuito foi caracterizado, uma nova estratégia de melhoria de rendimento foi implementada usando PG. A intenção de obter um projeto com um conjunto de especificações de bom desempenho envolve diretamente o rendimento do circuito, pois um conjunto de especificações ótimo obtido através da estrutura típica da PG não garante a obtenção de um projeto comercial e competitivo. Assim, este trabalho estabelece um método de projeto que combina a facilidade na obtenção do ótimo global da Programação Geométrica com uma nova análise de mismatch e de pior caso a qual permitiu uma redução nos tempos de computação mantendo semelhantes os valores de desempenho nominais. Usando a metodologia de projeto para fabricação proposta neste trabalho foi obtido um projeto de uma fonte de referência com um rendimento maior que 37% comparado com uma estratégia de projeto típica, sem nenhuma penalização significativa nas especificações de desempenho. / This work proposed a Design Methodology for Manufacturing (DFM) using Geometric Programming (GP) and Newton-like methods to solve non-linear optimization problems, which define and aid the design of analog circuits. Afterwards, this methodology is applied and validated through the design of a voltage reference circuit. Over the last years, the tendency of the increasing on the transistor density predicted by the Moore Law has turned the circuit design problem dimensionally more complex. Additionally, a higher transistor density implies shrinkage on the feature dimensions of the process making it more sensitive to the process variations and environmental conditions. The differences between the designed circuit and the tested one give an evidence of yield losses, which are attributed in a great proportion to the design process. Due to the high responsibility of the designer on this problem, the analog design must be focused on new approaches that jointly manage performance and yield. In first place, the proposed methodology obtain a initial point with a suitable set of performance specifications, which will be used to analyze the impact of the mismatch and process variation over the design specifications. Once the statistical and deterministic behavior of the circuit was characterized, a new yield improvement strategy is implemented using Geometric Programming. Attempting to obtain a design with a set of high performance specifications directly involves the circuit yield, because an optimal performance set obtained by the traditional framework of GP does not assure the obtaining of a marketable and competitive design. So, this works establish a design method that combine the advantage of obtaining global optimum in Geometric Programming with a new mismatch and worst-case analysis that enabled a reduction in their computation time and maintain the initial nominal performance values. Using the design methodology for manufacturing proposed in this work, a voltage reference design with 37% better yield than one obtained with a typical design strategy without any significant penalty on their performance specs was achieved.
34

G+

Lawrence, Joseph Britto. January 2002 (has links)
Thesis (M.S.) -- Mississippi State University. Department of Computational Engineering. / Title from title screen. Includes bibliographical references.
35

Metodologia para a otimização do rendimento e desempenho dos circuitos analógicos usando programação geométrica. / Methodology to improve the yield and performance on analog circuits using geometric programming.

Jorge Johanny Sáenz Noval 07 May 2012 (has links)
Este trabalho propõe uma metodologia de projeto para fabricação ou Design Methodology for Manufacturing (DFM) utilizando a Programação Geométrica (PG) e os métodos tipo Newton para resolver problemas de otimização não-linear, os quais definem e assistem o projeto de circuitos analógicos. Depois, essa metodologia é aplicada e validada através do projeto de uma fonte de referência. Nos últimos anos, a tendência do aumento na densidade de transistores previsto pela lei de Moore tornou o problema do projeto dos circuitos dimensionalmente mais complexo. Além disso, uma maior densidade de transistores implica na diminuição das dimensões características do processo tornando-o mais sensível às variações de processo e as condições ambientais. As diferenças apresentadas entre o circuito projetado e aquele testado dão evidências de perdas de rendimento, as quais são atribuídas numa grande proporção ao processo de projeto. Devido à grande responsabilidade que o projetista tem neste problema, o projeto analógico deve ser focado para novas abordagens que levem em conta o desempenho e o rendimento conjuntamente. Em primeiro lugar, a metodologia proposta obtém um ponto inicial com um conjunto de especificações de desempenho adequadas, o qual vai ser usado na análise do impacto que tem o mismatch e as variações de processo sobre as especificações. Uma vez que o comportamento estatístico e determinístico do circuito foi caracterizado, uma nova estratégia de melhoria de rendimento foi implementada usando PG. A intenção de obter um projeto com um conjunto de especificações de bom desempenho envolve diretamente o rendimento do circuito, pois um conjunto de especificações ótimo obtido através da estrutura típica da PG não garante a obtenção de um projeto comercial e competitivo. Assim, este trabalho estabelece um método de projeto que combina a facilidade na obtenção do ótimo global da Programação Geométrica com uma nova análise de mismatch e de pior caso a qual permitiu uma redução nos tempos de computação mantendo semelhantes os valores de desempenho nominais. Usando a metodologia de projeto para fabricação proposta neste trabalho foi obtido um projeto de uma fonte de referência com um rendimento maior que 37% comparado com uma estratégia de projeto típica, sem nenhuma penalização significativa nas especificações de desempenho. / This work proposed a Design Methodology for Manufacturing (DFM) using Geometric Programming (GP) and Newton-like methods to solve non-linear optimization problems, which define and aid the design of analog circuits. Afterwards, this methodology is applied and validated through the design of a voltage reference circuit. Over the last years, the tendency of the increasing on the transistor density predicted by the Moore Law has turned the circuit design problem dimensionally more complex. Additionally, a higher transistor density implies shrinkage on the feature dimensions of the process making it more sensitive to the process variations and environmental conditions. The differences between the designed circuit and the tested one give an evidence of yield losses, which are attributed in a great proportion to the design process. Due to the high responsibility of the designer on this problem, the analog design must be focused on new approaches that jointly manage performance and yield. In first place, the proposed methodology obtain a initial point with a suitable set of performance specifications, which will be used to analyze the impact of the mismatch and process variation over the design specifications. Once the statistical and deterministic behavior of the circuit was characterized, a new yield improvement strategy is implemented using Geometric Programming. Attempting to obtain a design with a set of high performance specifications directly involves the circuit yield, because an optimal performance set obtained by the traditional framework of GP does not assure the obtaining of a marketable and competitive design. So, this works establish a design method that combine the advantage of obtaining global optimum in Geometric Programming with a new mismatch and worst-case analysis that enabled a reduction in their computation time and maintain the initial nominal performance values. Using the design methodology for manufacturing proposed in this work, a voltage reference design with 37% better yield than one obtained with a typical design strategy without any significant penalty on their performance specs was achieved.
36

HARQ Systems: Resource Allocation, Feedback Error Protection, and Bits-to-Symbol Mappings

Tumula V. K., Chaitanya January 2013 (has links)
Reliability of data transmission is a fundamental problem in wireless communications. Fading in wireless channels causes the signal strength to vary at the receiver and this results in loss of data packets. To improve the reliability, automatic repeat request (ARQ) schemes were introduced. However these ARQ schemes suffer from a reduction in the throughput. To address the throughput reduction, conventional ARQ schemes were combined with forward error correction (FEC) schemes to develop hybrid-ARQ (HARQ) schemes. For improving the reliability of data transmission, HARQ schemes are included in the present wireless standards like LTE, LTE-Advanced and WiMAX. Conventional HARQ systems use the same transmission power and the same number of channel uses in different ARQ rounds. However this is not optimal in terms of minimizing the average transmit power or the average energy spent for successful transmission of a data packet. We address this issue in the first part of the dissertation, where we consider optimal resource allocation in HARQ systems with a limit on the maximum number of allowed transmissions for a data packet. Specifically, we consider the problem of minimizing the packet drop probability (PDP) under an average transmit power constraint or equivalently minimizing the average transmit power under a fixed PDP constraint. We consider both incremental redundancy (IR)-based and Chase combining (CC)-based HARQ systems in our work. For an IR-HARQ system, for the special case of two allowed transmissions for each packet, we provide a solution for the optimal number of channel uses and the optimal power to be used in each ARQ round. For a CC-HARQ system, we solve the problem of optimal power allocation in i.i.d. Rayleigh fading channels as well as correlated Rayleigh fading channels. For the CC-HARQ case, we also provide a low complexity geometric programming (GP) solution using an approximation of the outage probability expression. HARQ systems conventionally use one bit acknowledgement (ACK)/negative ACK (NACK) feedback from the receiver to the transmitter. In the 3GPP-LTE systems, one method for sending these HARQ acknowledgement bits is to jointly code them with the other control signaling information using a specified Reed-Muller code consisting of 20 coded bits. Even though the resources used for sending this control signaling information can inherently provide a diversity gain, the Reed-Muller code with such a short block size is not good at extracting all of the available diversity. To address this issue, in the second part of this dissertation, we propose two new methods: i) based on complex-field coding (CFC), and ii) using repetition across frequency bands, to extract the inherent diversity available in the channel resources and improve the error protection for the HARQ acknowledgement bits along with the other control signaling information. In the second part of the dissertation, we also propose a new signal space diversity (SSD) scheme, which results in transmit signals having constant envelope (CE). The proposed CE-SSD scheme results in a better overall power efficiency due to the reduced back-off requirements on the radio frequency power amplifier. Moreover, the proposed CE-SSD technique can be useful for application scenarios involving transmission of small number of information bits, such as in the case of control signaling information transmission. In conventional HARQ systems, during the retransmission phase, the channel resources are exclusively used for the retransmitted data packet. This is not optimal in terms of efficient resource utilization. For efficient utilization of channel resources during the retransmissions, a superposition coding (SPC) based HARQ scheme was proposed in the literature. In an SPC based HARQ system, an erroneous packet is transmitted together with a new data packet by superposition in the Euclidean space. In the final part of this dissertation, we study performance of different bits-to-symbol mappings for such an SPC based HARQ system.
37

Projeto de LNAs CMOS para radiofrequência usando programação geométrica. / Design of radiofrequency CMOS LNAs using geometric programming.

Chaparro Moreno, Sergio Andrés 05 July 2013 (has links)
O objetivo desta dissertação é propor o projeto de amplificadores de baixo rudo (LNAs) do tipo banda estreita e banda larga em tecnologia CMOS. O projeto de LNAs de banda estreita é representado através de um método de otimização conhecido como programação geométrica. Também, neste trabalho foi projetada uma topologia para LNAs de banda larga, aplicando a programação geométrica durante a fase inicial de projeto. Os layouts de ambos os circuitos foram desenhados e fabricados usando três processos CMOS diferentes. O aumento da utilização de circuitos digitais está reduzindo e substituindo a quantidade de circuitos analógicos implementados nos sistemas atuais. Nos transceptores de radiofrequência, a maior parte dos circuitos foi substituída por circuitos digitais equivalentes. A razão para esta substituição é devido a sua escalabilidade, variações PVT (Process, Voltage and Temperature) baixas, e menor tempo de projeto, resultado de um fluxo altamente automatizado. A redução do tempo de projeto representa um time-to-market menor e custos mais baixos. No entanto, o amplificador de baixo rudo é um dos blocos de radiofrequência que permanecem principalmente no domínio analógico, tornando a redução do tempo de projeto mediante a otimização do fluxo analógico como um bom foco de estudo. O LNA deve ser capaz de receber um sinal de baixa potência e alta frequência, e amplificá-lo adicionando o menor rudo possível, mantendo o casamento de impedâncias, baixo consumo de potência, e uma linearidade adequada a fim de evitar a distorção. Nesta dissertação, a maioria das especificações de desempenho citadas são formuladas rigorosamente e descritas como um programa geométrico. Além disso, vários scripts são escritos de forma a automatizar o fluxo de projeto. A programação geométrica é considerada como uma boa opção porque se o problema de otimização tem solução, o resultado é o ponto de otimização global, e pode ser atingido rapidamente (na ordem de segundos). Para um LNA fonte comum de banda estreita, o problema de projeto é completamente formulado como um programa geométrico, e alguns parâmetros normalmente desprezados, como as não idealidades dos indutores CMOS e a capacitância portadreno do transistor MOS são considerados no projeto. O problema de otimização é resolvido em minutos e testado em cinco processos CMOS diferentes, e para diferentes frequências de operação entre 1,5 GHz e 5 GHz. Os resultados são comparados e validados através de simulações, e dois layouts de LNAs para 2,45 GHz foram desenhados, fabricados e testados usando dois processos de 0,18 mm diferentes. Neste trabalho, também foi formulado um LNA de banda larga com cancelamento de rudo, e um bloco LNA-Misturador de banda larga é projetado incluindo a programação geométrica no cálculo da impedância de entrada e o cancelamento de rudo. Os layouts de dois protótipos diferentes do bloco LNA-Misturador de banda larga, operando na faixa de frequência entre 1 GHz e 5 GHz, foram desenhados e fabricados usando um processo de 0,18 mm. / This dissertation proposes the design of CMOS narrowband and wideband low noise amplifiers. The design problem of narrowband LNAs is represented as an optimization problem known as geometric programming. Furthermore, a topology for wideband LNAs is designed including the geometric programming in an early stage of the design. Both type of circuits were layouted and fabricated using three different CMOS processes. The tendency to increase the number of applications for digital-intensive circuitry, is reducing and replacing the amount of analog circuits implemented on systems nowadays. In radiofrequency transceivers, most of the circuits have been replaced by a digital-intensive counterpart. Digital circuitry is preferred over the analog one due to its scalability, low PVT (Process, Voltage and Temperature) variations, and shorter designing time result of a highly automated flow. The reduction of the designing time represents a faster time-to-market and lower costs. However, the low noise amplifier is one of the radiofrequency blocks that remain mainly in the analog domain, thus reducing its designing time by optimizing an analog design flow become a good focus of study. The LNA should be capable of receiving a low power and high frequency signal and amplify it adding the minimum noise possible, while maintaining good impedance matching, low power consumption and an adequate linearity in order to avoid distortion. In this dissertation, most of the performance parameters aforementioned are formulated rigorously and described as a geometric program. Moreover, various scripts are written in order to automate the design flow. The geometric programming is considered a good option because if the optimization problem is feasible, the result is the global optimum and can be obtained in seconds. For a common source narrowband LNA, the design problem is fully formulated as a geometric program and some parameters commonly neglected, as the CMOS inductors non-idealities and the gate-drain capacitance of MOS transistor are considered. The optimization problem is solved in minutes and tested on five different CMOS processes at different operating frequencies between 1.5 GHz and 5 GHz. The results are compared and validated through simulations, and two layouts for 2.45 GHz LNAs are drawn, fabricated and tested using two different 0.18 mm processes. In addition, a noise canceling wideband LNA is formulated, and a wideband LNA-Mixer cell is designed by including the geometric programming to estimate the input impedance matching and assure the noise cancelation. The layouts of two different prototypes of the wideband LNA-Mixer cells for the 1 GHz-5 GHz frequency band are drawn and fabricated using a 0.18 mm process.
38

Projeto de LNAs CMOS para radiofrequência usando programação geométrica. / Design of radiofrequency CMOS LNAs using geometric programming.

Sergio Andrés Chaparro Moreno 05 July 2013 (has links)
O objetivo desta dissertação é propor o projeto de amplificadores de baixo rudo (LNAs) do tipo banda estreita e banda larga em tecnologia CMOS. O projeto de LNAs de banda estreita é representado através de um método de otimização conhecido como programação geométrica. Também, neste trabalho foi projetada uma topologia para LNAs de banda larga, aplicando a programação geométrica durante a fase inicial de projeto. Os layouts de ambos os circuitos foram desenhados e fabricados usando três processos CMOS diferentes. O aumento da utilização de circuitos digitais está reduzindo e substituindo a quantidade de circuitos analógicos implementados nos sistemas atuais. Nos transceptores de radiofrequência, a maior parte dos circuitos foi substituída por circuitos digitais equivalentes. A razão para esta substituição é devido a sua escalabilidade, variações PVT (Process, Voltage and Temperature) baixas, e menor tempo de projeto, resultado de um fluxo altamente automatizado. A redução do tempo de projeto representa um time-to-market menor e custos mais baixos. No entanto, o amplificador de baixo rudo é um dos blocos de radiofrequência que permanecem principalmente no domínio analógico, tornando a redução do tempo de projeto mediante a otimização do fluxo analógico como um bom foco de estudo. O LNA deve ser capaz de receber um sinal de baixa potência e alta frequência, e amplificá-lo adicionando o menor rudo possível, mantendo o casamento de impedâncias, baixo consumo de potência, e uma linearidade adequada a fim de evitar a distorção. Nesta dissertação, a maioria das especificações de desempenho citadas são formuladas rigorosamente e descritas como um programa geométrico. Além disso, vários scripts são escritos de forma a automatizar o fluxo de projeto. A programação geométrica é considerada como uma boa opção porque se o problema de otimização tem solução, o resultado é o ponto de otimização global, e pode ser atingido rapidamente (na ordem de segundos). Para um LNA fonte comum de banda estreita, o problema de projeto é completamente formulado como um programa geométrico, e alguns parâmetros normalmente desprezados, como as não idealidades dos indutores CMOS e a capacitância portadreno do transistor MOS são considerados no projeto. O problema de otimização é resolvido em minutos e testado em cinco processos CMOS diferentes, e para diferentes frequências de operação entre 1,5 GHz e 5 GHz. Os resultados são comparados e validados através de simulações, e dois layouts de LNAs para 2,45 GHz foram desenhados, fabricados e testados usando dois processos de 0,18 mm diferentes. Neste trabalho, também foi formulado um LNA de banda larga com cancelamento de rudo, e um bloco LNA-Misturador de banda larga é projetado incluindo a programação geométrica no cálculo da impedância de entrada e o cancelamento de rudo. Os layouts de dois protótipos diferentes do bloco LNA-Misturador de banda larga, operando na faixa de frequência entre 1 GHz e 5 GHz, foram desenhados e fabricados usando um processo de 0,18 mm. / This dissertation proposes the design of CMOS narrowband and wideband low noise amplifiers. The design problem of narrowband LNAs is represented as an optimization problem known as geometric programming. Furthermore, a topology for wideband LNAs is designed including the geometric programming in an early stage of the design. Both type of circuits were layouted and fabricated using three different CMOS processes. The tendency to increase the number of applications for digital-intensive circuitry, is reducing and replacing the amount of analog circuits implemented on systems nowadays. In radiofrequency transceivers, most of the circuits have been replaced by a digital-intensive counterpart. Digital circuitry is preferred over the analog one due to its scalability, low PVT (Process, Voltage and Temperature) variations, and shorter designing time result of a highly automated flow. The reduction of the designing time represents a faster time-to-market and lower costs. However, the low noise amplifier is one of the radiofrequency blocks that remain mainly in the analog domain, thus reducing its designing time by optimizing an analog design flow become a good focus of study. The LNA should be capable of receiving a low power and high frequency signal and amplify it adding the minimum noise possible, while maintaining good impedance matching, low power consumption and an adequate linearity in order to avoid distortion. In this dissertation, most of the performance parameters aforementioned are formulated rigorously and described as a geometric program. Moreover, various scripts are written in order to automate the design flow. The geometric programming is considered a good option because if the optimization problem is feasible, the result is the global optimum and can be obtained in seconds. For a common source narrowband LNA, the design problem is fully formulated as a geometric program and some parameters commonly neglected, as the CMOS inductors non-idealities and the gate-drain capacitance of MOS transistor are considered. The optimization problem is solved in minutes and tested on five different CMOS processes at different operating frequencies between 1.5 GHz and 5 GHz. The results are compared and validated through simulations, and two layouts for 2.45 GHz LNAs are drawn, fabricated and tested using two different 0.18 mm processes. In addition, a noise canceling wideband LNA is formulated, and a wideband LNA-Mixer cell is designed by including the geometric programming to estimate the input impedance matching and assure the noise cancelation. The layouts of two different prototypes of the wideband LNA-Mixer cells for the 1 GHz-5 GHz frequency band are drawn and fabricated using a 0.18 mm process.
39

Numerical methods for analyzing nonstationary dynamic economic models and their applications

Tsener, Inna 15 May 2015 (has links)
No description available.
40

New insights into conjugate duality

Grad, Sorin - Mihai 19 July 2006 (has links) (PDF)
With this thesis we bring some new results and improve some existing ones in conjugate duality and some of the areas it is applied in. First we recall the way Lagrange, Fenchel and Fenchel - Lagrange dual problems to a given primal optimization problem can be obtained via perturbations and we present some connections between them. For the Fenchel - Lagrange dual problem we prove strong duality under more general conditions than known so far, while for the Fenchel duality we show that the convexity assumptions on the functions involved can be weakened without altering the conclusion. In order to prove the latter we prove also that some formulae concerning conjugate functions given so far only for convex functions hold also for almost convex, respectively nearly convex functions. After proving that the generalized geometric dual problem can be obtained via perturbations, we show that the geometric duality is a special case of the Fenchel - Lagrange duality and the strong duality can be obtained under weaker conditions than stated in the existing literature. For various problems treated in the literature via geometric duality we show that Fenchel - Lagrange duality is easier to apply, bringing moreover strong duality and optimality conditions under weaker assumptions. The results presented so far are applied also in convex composite optimization and entropy optimization. For the composed convex cone - constrained optimization problem we give strong duality and the related optimality conditions, then we apply these when showing that the formula of the conjugate of the precomposition with a proper convex K - increasing function of a K - convex function on some n - dimensional non - empty convex set X, where K is a k - dimensional non - empty closed convex cone, holds under weaker conditions than known so far. Another field were we apply these results is vector optimization, where we provide a general duality framework based on a more general scalarization that includes as special cases and improves some previous results in the literature. Concerning entropy optimization, we treat first via duality a problem having an entropy - like objective function, from which arise as special cases some problems found in the literature on entropy optimization. Finally, an application of entropy optimization into text classification is presented.

Page generated in 0.4912 seconds