O uso de técnicas de processamento paralelo tem se tornado bastante comum na implementação de sistemas computacionais de alto desempenho. Uma destas técnicas, o uso de múltiplos processadores independentes ligados a um sistema de memória compartilhado(normalmente denominada paralelismo MIMD fortemente acoplado), tem sido pesquisado de maneira especial, devido a sua flexibilidade e facilidade de programação. No entanto, a implementação de sistemas de memória compartilhada apresenta diversos desafios, porque um único sistema deve atender a acessos de diversos processadores rapidamente, e ainda assim apresentar um custo aceitável. Diversas propostas para estes sistemas são apresentadas neste trabalho, com atenção especial para cachês locais com mecanismos dinâmicos de garantia de consistência. Entre os mecanismos de consistência, são abordados os protocolos de posse de blocos(adequados a cachês copy-back), protocolos write-through e protocolos orientados por software (adequado a caches write-through)Este trabalho envolve simulações de algumas arquiteturas básicas, através de um simulador de multiprocessadores alimentado com programas de álgebra linear. Da-se especial atenção a comparação entre sistemas baseados em cachês copy-back e nos baseados em cachês write-through, considerando mecanismos de consistência baseados em hardware. Mostra-se que, apesar de exigirem uma largura de faixamaior para a memória principal, sistemas de cachês write-through são menos sensíveis a codificação dos programas do que os sistemas com cachês copy-back, apresentando desempenho melhor quando ha muito compartilhamento de dados.

O objetivo deste trabalho é mostrar os resultados obtidos com a simulação do Processador de Imagem em Pipeline, NEC UPD 7281, em termos de desempenho. O processador simulado é uma máquina de computação a fluxo de dados. Entretanto, este não pode ser considerado uma máquina a fluxo de dados clássica, pois possui algumas diferenças com relação ao modelo clássico. Para mostrar isto, o texto introduzo modelo de computação a fluxo de dados, dando enfoque para o módulo em si, para as arquiteturas e para as linguagens de programação a fluxo de dados. A arquitetura do Processador de Imagem em Pipeline é mostrada com detalhes aonde os módulos de processador são descritos. São mostradas as diferenças básicas entre a arquitetura do processador NEC UPD 7281 e o modelo de computação a fluxo de dados clássico. Para medida de desempenho do processador, foram executados, pelo simulador, programas de aplicação com algumas possibilidades de testes. Os programas foram rodados em multiprocessadores em anel de diversos tamanhos, em número de processadores. Para cada número de processadores, os programas foram testados para executar apenas um conjunto de dados e para processar listas de dados. As primeiras medidas foram referentes ao latência do sistema, isto é, o tempo para que o primeiro resultado saia, e a segunda medida é a qualidade de resultados que o anel produz a cada 100 ciclos. Estas medidas fornecem subsídios para buscar a melhor maneira de programar o processador simulado.

Computadores fazem parte da vida de praticamente todo indivíduo nos tempos atuais. Os primeiros foram desenvolvidos objetivando-se propósitos mais genéricos. Houve considerável avanço nesta área. Computadores tiveram seu tamanho e preço reduzidos. Por outro lado, complexidade e propósitos aumentaram. Computadores genéricos ainda existem, mas estes compartilham o mercado com os chamados "embarcados". Em ambos os casos, o aumento da complexidade envolve maior severidade no caso de falhas. Assim, torna-se razoável assumir que falhas podem ocorrer. De fato, não existe sistema livre de falhas. Diante de tal constatação, sistemas computadorizados devem continuar operando o mais perto possível do normal, mesmo na presença de falhas. Dentro deste contexto, este trabalho tem por objetivo o aumento de tolerância a falhas numa classe de sistema denominada sistemas críticos de tempo-real. Uma falha neste tipo de aplicação pode ser inaceitável, uma vez que quase sempre vidas humanas encontram-se envolvidas. Esta pesquisa mostra o aumento da resiliência a falhas pela composição e aplicação de redundância espacial e temporal (multiprocessamento e escalonamento) com migração de tarefas entre processadores no projeto de sistemas críticos de tempo-real. Tais sistemas, mais especificamente, os sistemas aviônicos são considerados como alvo de aplicabilidade. Visando atingir o objetivo proposto, um modelo computacional e conceitual é apresentado para cobrir os aspectos de tolerância a falhas (segurança) e mecanismos de escalonamento (temporalidade). Realiza-se a análise de escalonabilidade em tempo de projeto considerando prioridades fixas. O modelo assume que poderá existir preempção no processamento das tarefas, o sistema baseia-se em multiprocessamento simétrico, as tarefas são escalonadas por algoritmos considerando prioridade fixa e que pode ou não haver restrições de precedência entre as tarefas. O modelo proposto consiste de uma análise de escalonabiliade e de três diferentes algoritmos: (1) Fixed-Priority based Scheduling Algorithm - FPSA; (2) Symmetric Multiprocessor based Dispatcher Algorithm - SMP-DA; e (3) Fault Tolerance Algorithm - FTA. FPSA considera todas as tarefas prontas do sistema, visando produzir um escalonamento viável, arranjando-as numa fila. Neste tipo de sistema, não se pode rejeitar nenhuma tarefa. Para isso, a análise de escalonabilidade é conduzida, a priori, visando remover todas possíveis falhas temporais. SMP-DA avalia qual processador possui capacidade para receber as tarefas da fila onde o fator de carga dos processadores é levado em conta. Por fim, FTA monitora as tarefas em execução e através de um mecanismo original do modelo chamado notification time control, falhas podem ser identificadas e tratadas. Portanto, a principal contribuição deste trabalho de pesquisa considera tanto redundância espacial quanto temporal, visando aumentar a resiliência a falhas com migração de tarefas entre processadores em sistemas críticos de tempo-real.

Made available in DSpace on 2015-04-14T14:49:00Z (GMT). No. of bitstreams: 1 405530.pdf: 742921 bytes, checksum: b1927b9057dda61a48f23f2861185fd5 (MD5) Previous issue date: 2008-03-28 / A virtualiza??o de servidores aparece como uma solu??o para v?rias demandas atuais dos sistemas computacionais: taxa de ociosidade das m?quinas, alto consumo de energia, ocupa??o de espa?o f?sico e dificuldade para gerenciamento de muitos sistemas operacionais em um mesmo datacenter. Entre as alternativas de virtualiza??o dispon?veis, o monitor de m?quina virtual Xen ? uma das op??es mais consolidadas e que possui melhor desempenho dentre as demais alternativas existentes. Para proporcionar sistemas virtualizados seguros, um aliado eficaz s?o os sistemas detectores de intrus?o que trabalham realizando monitora??o no tr?fego da rede. Este trabalho apresenta uma abordagem para detec??o de intrus?o em m?quinas virtuais baseadas no monitor de m?quina virtual Xen, introduzindo uma ferramenta para detectar e bloquear intrusos que estiverem tentando obter acesso indevido ao sistema. A ferramenta elaborada recebeu o nome de XenGuardian e trabalha realizando comunica??o entre as m?quinas virtuais (domU) com a m?quina h?spede (dom0). Na ocorr?ncia de tentativas de acesso n?o autorizadas, a m?quina h?spede realiza o tratamento da ocorr?ncia bloqueando o usu?rio. Para validar a solu??o, exploits foram utilizados, desferindo ataques contra sistemas de detec??o de intrusos e auferindo medi??es de desempenho atrav?s do benchmark NetPerf.

Made available in DSpace on 2015-04-14T14:49:15Z (GMT). No. of bitstreams: 1 419172.pdf: 1716006 bytes, checksum: 12ab915fddf6a1624b946075ac6ba6d7 (MD5) Previous issue date: 2009-01-16 / A grande quantidade de funcionalidades integradas aos equipamentos digitais atuais, como telefones celulares, handhelds, consoles de jogos e smart phones, vem criando diversos desafios a serem superados pelos projetistas destes sistemas. Entre estes desafios pode-se citar o aumento do desempenho e a flexibilidade, a diminui??o da pot?ncia consumida e a redu??o de custos. As atuais tend?ncias para desenvolvimento de sistemas complexos apontam para o uso de sistemas multiprocessados integrados em um ?nico chip (do ingl?s, Multiprocessor Systems-on-Chip - MPSoCs). MPSoCs s?o considerados uma solu??o apropriada para a realiza??o de sistemas eletr?nicos digitais de alta complexidade. A alta capacidade de computa??o paralela sozinha justifica tal afirmativa. Para utilizar eficientemente o grande n?mero de recursos existentes em MPSoCs se faz necess?ria a explora??o do espa?o de projeto em alto n?vel de abstra??o, de forma a avaliar diferentes alternativas de implementa??o em tempo adequado de desenvolvimento. Diversos s?o os esfor?os realizados tanto pela academia quanto pela ind?stria para superar os desafios inerentes ao desenvolvimento de tais sistemas. Entre as propostas consideradas para superar os desafios a maioria capitaliza no uso de duas t?cnicas: o aumento do reuso de m?dulos IP e o aumento do n?vel de abstra??o em que se faz a captura inicial do projeto. O uso de MPSoCs ? uma forma natural de aumentar o reuso de hardware e software. O presente trabalho aborda a modelagem de MPSoCs endere?ando a segunda destas t?cnicas: aumento de abstra??o na captura do projeto do sistema. Disponibiliza-se um modelo funcional em alto n?vel de abstra??o do hardware do sistema multiprocessado HeMPS, desenvolvido no ambiente comercial System Studio da empresa Synopsys. A modelagem abstrata proposta propicia acelerar o tempo de simula??o do sistema e permite flexibilidade aumentada na explora??o do espa?o de projeto de aplica??es sobre o sistema HeMPS. O modelo gerado inclui m?ltiplas inst?ncias de um processador RISC, o Plasma, e uma rede de comunica??o intrachip, HERMES, e m?dulos de hardware acess?rios. O processador ? modelado a partir de um simulador do conjunto de instru??es, e a rede ? descrita no n?vel de abstra??o de transa??o. A modelagem inclui tamb?m parte de um n?cleo de sistema operacional multitarefa executando sobre os processadores do sistema HeMPS. Resultados iniciais mostram um ganho de at? tr?s ordens de magnitude em termos de tempo de simula??o, para o processador do sistema, quando comparado ? simula??o RTL deste.

Technological development has significantly reduced the distance between the performance of systems designed using reconfigurable computing and dedicated hardware. The main sources of performance are the high density level of the FPGAs and the resources? improvement offered by manufacturers, who make more its use more attractive in a variety of applications, emphatically in systems that demand a high degree of flexibility. In this context, the objective of this work consists on the exploration of the resources offered by FPGAs for the development of a multiprocessed platform with the purpose of parallel execution of tasks. In this way, the eCos operating system was modified, with the addition of new characteristics to support of the Symmetric Multiprocessing model, using three soft-Core Altera Nios II processors. On this operating system, all parallelism is directly related to execution of the threads. This platform was analyzed and validated through the execution of parallel algorithms, emphasizing aspects of performance and flexibility compared to other architectures. This work contributes for reaching better results in the execution of tasks in robotics area, which belongs to a domain that demand great competition of tasks, mainly in modules that involve interaction with the external environment / Technological development has significantly reduced the distance between the performance of systems designed using reconfigurable computing and dedicated hardware. The main sources of performance are the high density level of the FPGAs and the resources? improvement offered by manufacturers, who make more its use more attractive in a variety of applications, emphatically in systems that demand a high degree of flexibility. In this context, the objective of this work consists on the exploration of the resources offered by FPGAs for the development of a multiprocessed platform with the purpose of parallel execution of tasks. In this way, the eCos operating system was modified, with the addition of new characteristics to support of the Symmetric Multiprocessing model, using three soft-Core Altera Nios II processors. On this operating system, all parallelism is directly related to execution of the threads. This platform was analyzed and validated through the execution of parallel algorithms, emphasizing aspects of performance and flexibility compared to other architectures. This work contributes for reaching better results in the execution of tasks in robotics area, which belongs to a domain that demand great competition of tasks, mainly in modules that involve interaction with the external environment

As arquiteturas multiprocessadas heterogêneas têm como objetivo principal a extração de maior desempenho da execução dos processos, por meio da utilização de núcleos apropriados às suas demandas. No entanto, a extração de maior desempenho é dependente de um mecanismo eficiente de escalonamento, capaz de identificar as demandas dos processos em tempo real e, a partir delas, designar o processador mais adequado, de acordo com seus recursos. Este trabalho tem como objetivo propor e implementar o modelo de um escalonador para arquiteturas multiprocessadas heterogêneas, baseado em software e hardware, aplicado ao sistema operacional Linux e ao processador SPARC Leon3, como prova de conceito. Nesse sentido, foram implementados monitores de desempenho dentro dos processadores, os quais identificam as demandas dos processos em tempo real. Para cada processo, sua demanda é projetada para os demais processadores da arquitetura e em seguida é realizado um balanceamento visando maximizar o desempenho total do sistema, distribuindo os processos entre processadores, de modo a diminuir o tempo total de processamento de todos os processos. O algoritmo de maximização Hungarian, utilizado no balanceamento do escalonador, foi desenvolvido em hardware, proporcionando paralelismo e maior desempenho na execução do algoritmo. O escalonador foi validado por meio da execução paralela de diversos benchmarks, resultando na diminuição dos tempos de execução em relação ao escalonador sem suporte à heterogeneidade / Heterogeneous multiprocessor architectures have as main objective the extraction of higher performance from processes through the use of appropriate cores to their demands. However, the extraction of higher performance is dependent on an efficient scheduling mechanism, able to identify in real-time the demands of processes and to designate the most appropriate processor according to their resources. This work aims at design and implementations of a model of a scheduler for heterogeneous multiprocessor architectures based on software and hardware, applied to the Linux operating system and the SPARC Leon3 processor as proof of concept. In this sense, performance monitors have been implemented within the processors, which in real-time identifies the demands of processes. For each process, its demand is projected for the other processors in the architecture and then it is performed a balancing to maximize the total system performance by distributing processes among processors. The Hungarian maximization algorithm, used in balancing scheduler was developed in hardware, providing greater parallelism and performance in the execution of the algorithm. The scheduler has been validated through the parallel execution of several benchmarks, resulting in decreased execution times compared to the scheduler without the heterogeneity support

O cálculo dos vetores de movimento é utilizado em vários processos na área de visão computacional. Problemas como estabelecer rotas de colisão e movimentação da câmera (egomotion) utilizam os vetores como entrada de algoritmos complexos e que demandam muitos recursos computacionais e consequentemente um consumo maior de energia. O fluxo ótico é uma aproximação do campo gerado pelos vetores de movimento. Porém, para aplicações móveis e de baixo consumo de energia se torna inviável o uso de computadores de uso geral. Um sistema embarcado é definido como um computador desenvolvido com um propósito específico referente à aplicação na qual está inserido. O objetivo principal deste trabalho foi elaborar um módulo em sistema embarcado que realiza o cálculo do fluxo ótico. Foi elaborado um co-projeto de hardware e software dedicado e implementados em FPGAs Cyclone II e Stratix IV para a prototipação do sistema. Desta forma, a implementação de um projeto que auxilia a detecção e medição do movimento é importante não só como aplicação isolada, mas para servir de base no desenvolvimento de outras aplicações como tracking, compressão de vídeos, predição de colisão, etc / The motion vectors calculation is used in many processes in the area of computer vision. Problems such as establishing collision routes and the movement of the camera (egomotion) use this vectors as input for complexes algorithms that require many computational and energy resources. The optical flow is an approximation of the field generated by the motion vectors. However, for mobile, low power consumption applications becomes infeasible to use general-purpose computers. An embedded system is defined as a computer designed with a specific purpose related to the application in which it is inserted. The main objective of this work is to implement a hardware and software co-design to assist the optical flow field calculation using the CycloneII and Stratix IV FPGAs. Sad that, it is easily to see that the implementation of a project to help the detection and measurement of the movement can be the base to the development of others applications like tracking, video compression and collision detection

Um dos grandes desafios da engenharia atualmente é viabilizar soluções computacionais que reduzam o tempo de processamento e forneçam respostas ainda mais precisas. Frequentemente surgem propostas com as mais diversas abordagens que exploram novas formas de resolver tais problemas ou tentam, ainda, melhorar as soluções existentes. Uma das áreas que se dedica a propor tais melhorias é a computação paralela e de alto desempenho - HPC (High Performance Computing). Técnicas que otimizem o tempo de processamento, algoritmos mais eficientes e computadores mais rápidos abrem novos horizontes possibilitando realizar tarefas que antes eram inviáveis ou levariam muito tempo para serem concluídas. Neste projeto propõe-se a implementação computacional de uma arquitetura de computação paralela com o intuito de resolver, de forma mais eficiente, em comparação com a arquitetura sequencial, problemas de Dinâmica dos Fluidos e Interação Fluido-Estrutura e que também seja possível estender esta arquitetura para a resolução de outros problemas relacionados com o Método dos Elementos Finitos. O objetivo deste trabalho é desenvolver um algoritmo computacional eficiente em linguagem de programação científica C++ e CUDA - de propriedade da NVIDIAr - tendo como base trabalhos anteriores desenvolvidos no LMC (Laboratório de Mecânica Computacional) e, posteriormente, com a arquitetura desenvolvida, executar e investigar problemas de Dinâmica dos Fluidos e Interação Fluido-Estrutura (aplicando o método dos Elementos Finitos com Fronteiras Imersas e a solução direta do sistema de equações lineares com PARDISO) com o auxílio dos computadores do LMC. Uma análise de sensibilidade para cada problema é realizada de forma a encontrar a melhor combinação entre o número de elementos da malha de elementos finitos e o speedup, e posteriormente é feita uma análise comparativa de desempenho entre a arquitetura paralela a sequencial. Com uma única GPU conseguiu-se uma considerável redução no tempo para o assembly das matrizes globais e no tempo total da simulação. / One of the biggest challenges of engineering is enable computational solutions that reduce processing time and provide more accurate numerical solutions. Proposals with several approaches that explore new ways of solving such problems or improve existing solutions emerge. One of the biggest areas dedicated to propose such improvements is the parallel and high performance computing. Techniques that improve the processing time, more efficient algorithms and faster computers open up new horizons allowing to perform tasks that were previously unfeasible or would take too long to complete. We can point out, among several areas of interest, Fluid Dynamics and Interaction Fluid-Structure. In this work it is developed a parallel computing architecture in order to solve numerical problems more efficiently, compared to sequential architecture (e.g. Fluid Dynamics and Fluid-Structure Interaction problems) and it is also possible to extend this architecture to solve different problems (e.g. Structural problems). The objective is to develop an efficient computational algorithm in scientific programming language C ++, based on previous work carried out in Computational Mechanics Laboratory (CML) at Polytechnic School at University of São Paulo, and later with the developed architecture, execute and investigate Fluid Dynamics and Fluid-Structure Interaction problems with the aid of CML computers. A sensitivity analysis is executed for different problems in order to assess the best combination of elements quantity and speedup, and then a perfomance comparison. Using only one GPU, we could get a 10 times speedup compared to a sequential software, using the Finite Element with Immersed Boundary Method and a direct solver (PARDISO).

[pt] A identificação facial em vídeo é uma aplicação de grande interesse na comunidade cientifica e na indústria de segurança, impulsionando a busca por técnicas mais robustas e eficientes. Atualmente, no âmbito de reconhecimento facial, as técnicas de identificação frontal são as com melhor taxa de acerto quando comparadas com outras técnicas não frontais. Esse trabalho tem como objetivo principal buscar métodos de avaliar imagens em vídeo em busca de pessoas (rostos), avaliando se a qualidade da imagem está dentro de uma faixa aceitável que permita um algoritmo de reconhecimento facial frontal identificar os indivíduos. Propõem-se maneiras de diminuir a carga de processamento para permitir a avaliação do máximo número de indivíduos numa imagem sem afetar o desempenho em tempo real. Isso é feito através de uma análise da maior parte das técnicas utilizadas nos últimos anos e do estado da arte, compilando toda a informação para ser aplicada em um projeto que utiliza os pontos fortes de cada uma e compense suas deficiências. O resultado é uma plataforma multithread. Para avaliação do desempenho foram realizados testes de carga computacional com o uso de um vídeo público disponibilizado na AVSS (Advanced Video and Signal based Surveillance). Os resultados mostram que a arquitetura promove um melhor uso dos recursos computacionais, permitindo um uso de uma gama maior de algoritmos em cada segmento que compõe a arquitetura, podendo ser selecionados segundo critérios de qualidade da imagem e ambiente onde o vídeo é capturado. / [en] Face recognition in video is an application of great interest in the scientific community and in the surveillance industry, boosting the search for efficient and robust techniques. Nowadays, in the facial recognition field, the frontal identification techniques are those with the best hit ratio when compared with others non-frontal techniques. This work has as main objective seek for methods to evaluate images in video to look for people (faces), assessing if the image quality is in an acceptable range that allows a facial recognition algorithm to identify the individuals. It s proposed ways to decrease the processing load to allow a maximum number of individuals assessed in an image without affecting the real time performance. This is reached through analysis of most the techniques used in the last years and the state-of-the-art, compiling all information to be applied in a project that uses the strengths of each one and offset its shortcomings. The outcome is a multithread platform. Performance evaluation was performed through computational load tests by using public videos available in AVSS ( Advanced Video and Signal based Surveillance). The outcomes show that the architecture makes a better use of the computational resources, allowing use of a wide range of algorithms in every segment of the architecture that can be selected according to quality image and video environment criteria.