Engager une anthropologie de l’ivresse rituelle et collective dans un contexte festif – notamment funéraire - andin s’avère un champ de recherche fécond et fascinant tant la chicha, cette boisson épaisse de maïs fermenté, contient tout un monde de significations et l’ivresse, dont elle découle, favorise diverses formes de mise en relation avec le monde animé environnant et avec les morts. En ce sens, elle est performative puisqu’elle permet à ces entités d’exister et de devenir de sérieux interlocuteurs pour les humains. À partir d’une ethnographie dans la région andine de Cochabamba (Bolivie), dans la communauté paysanne quechua de Qhoari et dans le village également quechua d’Arani, l’ébriété et le boire collectif sont analysés comme une action qui consolide le lien social, renforce l’identité de groupe et rapproche du sacré. L’ivresse est alors recherchée, désirée et valorisée. En somme, elle est un moyen de communication qui permet d’établir des relations réciproques aussi bien entre les humains eux-mêmes qu’entre ces derniers et la Pachamama, tous les êtres qui peuplent la nature animée. C’est à travers la boisson alcoolisée que les hommes font entendre leurs requêtes auprès de ces entités surnaturelles car ce n’est qu’en état d’ébriété avancée que l’on peut dialoguer avec elles, qu’elles nous apparaissent en alter ego. En effet, l’humide est symbole de vie, le sec renvoie à la mort. Les offrandes de libations et les sacrifices sanglants favorisent la réhydratation et l’alimentation des entités diaboliques et des morts. Prolongeant cette réflexion, c’est à travers des mécanismes somme toute très proches de ceux à l’œuvre lors des offrandes que le corps du buveur, saccagé par l’alcool, presque moribond, prend tout son sens sacrificiel. / An Andean anthropological focus on ritual and collective intoxication within a festive setting – in particular in funeral contexts - leads to a prolific and fascinating field of research since chicha, the thick fermented corn beverage, contains a world of meaning. The drunkenness it engenders promotes diverse ways of creating links with not only the surrounding animated world but also with the dead. In that sense, it is performative because it makes exist these entities who become serious interlocutors for the humans. This ethnography conducted in the Andean region of Cochabamba (Bolivia), in the Quechua peasant communities of Qhoari and in the nearby village of Arani, analyzes inebriation as a collective action that consolidates social ties, strengthens group identity and even brings the sacred closer. Intoxication is therefore sought, desired and valued. In short, it is a means of communication that allows the establishment of reciprocal relations among humans and between them and the Pachamama (all beings that inhabit animated nature). It is through liquor that human requests can be heard by supernatural entities who can dialogue with them only when they are inebriated, appearing through an alter ego. In fact, wetness is the symbol of life; dryness refers to death. Offerings of libations and blood sacrifices promote the rehydration and nurturing of evil entities and the dead. It is through mechanisms very similar to those at work in such offerings that the body of the drinker, wrecked by alcohol, almost agonizing, acquires its sacrificial meaning.

Alors que l’auto-efficacité apparaît comme une variable majeure de l’explication des comportements, peu de recherches se sont intéressées aux mécanismes susceptibles de l’améliorer dans le contexte particulier de la communication. De même, malgré les forts enjeux liés au don d’organes et au don de gamètes, ces causes ont peu reçu l’attention des chercheurs en marketing social et en communication persuasive. Au fil des recherches, l’expérience vicariante (apprentissage par observation) est apparue comme l’un des leviers majeurs d’auto-efficacité. L’objectif était donc de transposer cette expérience vicariante dans un contexte imaginaire en activant une imagerie mentale de transportation. Cette expérience de transportation, suscitée par des communications sous forme narratives et impliquant l’identification du récepteur au personnage de l’histoire, a permis de donner envie aux récepteurs de ressembler au donneur et a renforcé leur auto-efficacité à faire don de leurs organes / de leurs gamètes. Deux études indépendantes ont été menées pour tester et valider le modèle de recherche proposé. Les apports et limites de cette recherche sont soulignés et des voies de recherche future sont développées. / While self-efficacy appears as a main behaviour’s explanatory variable, little research has been conducted regarding the potential mechanisms that could improve self-efficacy in the specific context of marketing communication. Moreover, despite the strong stakes linked with organ and gamete donations, such causes have received little attention from researchers in social marketing and persuasive communication. Through research, vicarious experience (observation learning) appeared as one of the main levers of self-efficacy. The objective was to transpose this vicarious experience in an imaginary context by activating transportation mental imagery. This transportation experience, provoked by narrative communications and involving receiver’s identification to the main character of the story, leads to receiver’s desire to look like the donor and to the reinforcement of their self-efficacy to donate their organs / gametes. Two independent studies were conducted in order to test and validate the proposed research model. Contributions and limits of this research are highlighted and potential future research directions are presented.

Cette thèse porte sur l'étude de nanofils silicium réalisés par approche top-down. Elle s'inscrit dans le contexte de la miniaturisation des composants et la compréhension du transport dans les systèmes 1D.<br /><br />Deux voies de fabrication sont envisagées : la lithographie par AFM (Microscope à Force Atomique) et la lithographie électronique. Cette dernière étant plus reproductible, les dispositifs finaux sont fabriqués par cette technique, à partir d'un substrat SOI et plusieurs étapes de gravure et métallisation.<br /><br />L'étude des nanofils par mesures I(V) nous permet de mettre en évidence une zone déplétée à l'interface Si/SiO2 natif. Grâce à l'utilisation de nanofils de largeurs et de longueurs différentes, nous sommes capables de déterminer la largeur de la zone déplétée, la densité d'états d'interface ainsi que le niveau de dopage des nanofils. L'évolution de la résistance des nanofils avec la température est également étudiée et montre une dépendance associée à la diffusion des phonons de surface.<br /><br />Trois applications sont ensuite décrites : un décodeur, un commutateur de courant et un capteur biologique. En effet, la gravure locale des nanofils conduit à une modulation de la bande de conduction, rendant possible la réalisation d'un décodeur. D'autre part, la fabrication de croix à base de nanofils et de grilles latérales à proximité des croix qui contrôlent le passage du courant dans les différentes branches permet de former un commutateur de courant. Enfin, grâce au rapport important de la surface par rapport au volume des nanofils et leur bonne fonctionnalisation chimique, ceux-ci sont utilisés pour détecter électriquement des interactions biologiques (détection de l'ovalbumine).

La réalisation de jonctions ultra-minces et fortement dopées est un enjeu majeur pour poursuivre la miniaturisation des dispositifs microélectroniques. En effet, la réduction de taille du transistor MOS, composant de base de la microélectronique silicium, exige des conditions drastiques notamment sur les caractéristiques dimensionnelles et électriques des zones dopées constituant la source et le drain du transistor. Les technologies utilisées actuellement pour la réalisation de ces couches dopées seront, à court terme, incapables de tenir les spécifications imposées par l'évolution prévue pour les dix années à venir. Au cours de ce travail de thèse nous avons étudié des procédés de dopage par laser, susceptibles de répondre à ces exigences, primordiales pour le bon fonctionnement du MOS. Nous avons disposé pour étudier les procédés de recuit et de dopage, de deux montages expérimentaux qui utilisent deux lasers impulsionnels ayant des caractéristiques temporelles très différentes: un laser industriel VEL 15 XeCl (15J, 200ns) développé et mis à disposition par la société SOPRA dans ses locaux, et un laser, plus conventionnel, Lambda Physik XeCl (200mJ, 20ns), installé à l'IEF. Après avoir présenter les différentes techniques utilisées ou susceptibles d'être utilisées pour la réalisation de jonctions dopées, les dispositifs optiques expérimentaux utilisés dans ce travail ont été décrit en détail, ainsi que les différents phénomènes mis enjeu lors de l'irradiation laser. Des modélisations thermiques ont permis de mieux comprendre les paramètres clés du recuit laser et se sont avéré en bon accord avec de nombreuses caractérisations réalisées. Puis l'intégration du procédé laser aux autres technologies de fabrication du MOSFET a été étudiée et testée. Cette étude a permis d'obtenir des transistors fonctionnels démontrant la possibilité de l'utilisation de techniques laser pour la réalisation de jonctions ultra fines dans la chaîne de fabrication des transistors CMOS.

Dans les transistors MOS avancés, la réalisation de jonctions ultraminces (<15 nm) abruptes et fortement dopées par implantation ionique de dopant reste la voie privilégiée pour l'élaboration des extensions source/drain (S/D). Cependant, au cours du recuit d'activation, cette méthode s'accompagne de la formation de défauts étendus de type interstitiel et d'agglomérats défauts-dopants qui sont à l'origine de problèmes majeurs tels que la diffusion accélérée et transitoire (TED) des dopants et la dégradation des propriétés électriques des jonctions. L'objectif de cette thèse a été de modéliser de façon globale ces différents phénomènes physiques afin de prédire la distribution des dopants dans les extensions S/D. Pour ce faire, nous avons d'abord simulé la croissance compétitive de type maturation d'Ostwald que se livrent ces défauts au cours du recuit et nous l'avons couplée à la diffusion des dopants, notamment dans les cas d'intérêt technologique, lorsque l'étape d'implantations à forte dose cause la formation d'agglomérats défauts-dopants engendrant une immobilisation et une inactivation partielle du dopant dans le silicium. Nous avons ensuite étendu les modèles développés dans le silicium aux cas de nouveaux matériaux tels que le SOI (Silicon-On-Insulator) ou le SiGe (alliage silicium/germanium). Enfin, les modèles élaborés et calibrés pour la fabrication des jonctions ultra-fines ont été validés en simulant électriquement les technologies industrielles en développement à STMicroelectronics-Crolles : C65 SOI et SiGe 45, avec une attention particulière aux effets de petites géométries tels que le SCE (Short Channel Effects) et le DIBL (Drain-Induced Barrier Lowering).

<p>High speed analog-to-digital converters (ADCs) used in, e.g., read channel and ultra wideband (UWB) applications are often based on a flash topology. The read channel applications is the intended application of this work, where a part of the work covers the design of two different types of 6-bit flash ADCs. Another field of application is UWB receivers.</p><p>To optimize the performance of the whole system and derive the specifications for the sub-blocks of the system it is often desired to use a topdown design methodology. To facilitate the top-down design methodology the ADCs are modeled on behavioral level. The models are simulated in MATLAB®. The results are used to verify the functionality of the proposed circuit topologies and serve as a base to the circuit design phase.</p><p>The first flash ADC has a conventional topology. It has a resistor net connected to a number of latched comparators, but its thermometer-tobinary encoder is based on 2-to-1 multiplexers buffered with inverters. This gives a compact encoder with a regular structure and short critical path. The main disadvantage is the code dependent timing difference between the encoder outputs introduced by this topology. The ADC was simulated on schematic level in Cadence® using the foundry provided transistor models. The design obtained a maximum sampling frequency of 1 GHz, an effective resolution bandwidth of 390 MHz, and a power consumption of 170 mW.</p><p>The purpose of the second ADC is to demonstrate the concept of introducing dynamic element matching (DEM) into the reference net of a flash ADC. This design yields information about the performance improvements the DEM gives, and what the trade-offs are when introducing DEM. Behavioral level simulations indicate that the SFDR is improved by 11 dB when introducing DEM, but the settling time of the reference net with DEM will now limit the conversion speed of the converter. Further, the maximum input frequency is limited by the total resistance in the reference net, which gets increased in this topology. The total resistance is the total switch on-resistance plus the total resistance of the resistors. To increase the conversion speed and the maximum input frequency a new DEM topology is proposed in this work, which reduces the number of switches introduced into the reference net compared with earlier proposed DEM topologies. The transistor level simulations in Cadence® of the flash ADC with DEM indicates that the SFDR improves by 6 dB compared with when not using DEM, and is expected to improve more if more samples are used in the simulation. This was not possible in the current simulations due to the long simulation time. The improved SFDR is however traded for an increased chip area and a reduction of the maximum sampling frequency to 550 MHzfor this converter. The average power consumption is 92 mW.</p><p>A goal of this work is to evaluate a 130 nm partially depleted silicon-oninsulator (SOI) complementary metal oxide semiconductor (CMOS) technology with respect to analog circuit implementation. The converters are therefore implemented in this technology. When writing this the ADCs are still being manufactured. Since the technology evaluation will be based on the measurement results the final results of the evaluation are not included in this thesis. The conclusions regarding the SOI CMOS technology are therefore based on a literature study of published scientific papers in the SOI area, information extracted during the design phase of the ADCs, and from the transistor level circuit simulations. These inputs indicate that to fully utilize the potential performance advantages of the SOI CMOS technology the partially depleted SOI CMOS technology should be exchanged for a fully depleted SOI CMOS technology. The manufacturing difficulties regarding the control of the thin-film thickness must however first be solved before the exchange can be done.</p> / Report code: LiU-Tek-Lic-2005:68.

The steady and aggressive downscaling of the physical dimensions of the conventional metal-oxide-semiconductor field-effect-transistor (MOSFET) has been the main driving force for the IC industry and information technology over the past decades. As the device dimensions approach the fundamental limits, novel double/trigate device architecture such as FinFET is needed to guarantee the ultimate downscaling. Furthermore, Schottky barrier source/drain technology presents a promising solution to reducing the parasitic source/drain resistance in the FinFET. The ultimate goal of this thesis is to integrate Schottky barrier source/drain in FinFETs, with an emphasis on process development and integration towards competitive devices. First, a robust sidewall transfer lithography (STL) technology is developed for mass fabrication of Si-nanowires in a controllable manner. A scalable self-aligned silicide (SALICIDE) process for Pt-silicides is also developed. Directly accessible and uniform NWs of Ni- and Pt-silicides are routinely fabricated by combining STL and SALICIDE. The silicide NWs are characterized by resistivity values comparable to those of their thin–film counterparts. Second, a systematic experimental study is performed for dopant segregation (DS) at the PtSi/Si and NiSi/Si interfaces in order to modulate the effective SBHs needed for competitive FinFETs. Two complementary schemes SIDS (silicidation induced dopant segregation) and SADS (silicide as diffusion source) are compared, and both yield substantial SBH modifications for both polarities of Schottky diodes (i.e. φbn and φbp). Third, Schottky barrier source/drain MOSFETs are fabricated in UTB-SOI. With PtSi that is usually used as the Schottky barrier source/drain for p-channel SB-MOSFETs, DS with appropriate dopants leads to excellent performance for both types of SBMOSFETs. However, a large variation in position of the PtSi/Si interface with reference to the gate edge (i.e., underlap) along the gate width is evidenced by TEM. Finally, integration of PtSi NWs in FinFETs is carried out by combining the STL technology, the Pt-SALICIDE process and the DS technology, all developed during the course of this thesis work. The performance of the p-channel FinFETs is improved by DS with B, confirming the SB-FinFET concept despite device performance fluctuations mostly likely due to the presence of the PtSi-to-gate underlap. / QC 20100923

A wide variety of novel complementary-metal-oxide-semiconductor (CMOS) devices that are strong contenders for future high-speed and low-noise RF circuits have been evaluated by means of static electrical measurements and low-frequency noise characterizations in this thesis. These novel field-effect transistors (FETs) include (i) compressively strained SiGe channel pMOSFETs, (ii) tensile strained Si nMOSFETs, (iii) MOSFETs with high-k gate dielectrics, (iv) metal gate and (v) silicon-on-insulator (SOI) devices. The low-frequency noise was comprehensively characterized for different types of operating conditions where the gate and bulk terminal voltages were varied. Detailed studies were made of the relationship between the 1/f noise and the device architecture, strain, device geometry, location of the conduction path, surface cleaning, gate oxide charges and traps, water vapour annealing, carrier mobility and other technological factors. The locations of the dominant noise sources as well as their physical mechanisms were investigated. Model parameters and physical properties were extracted and compared. Several important new insights and refinements of the existing 1/f noise theories and models were also suggested and analyzed. The continuing trend of miniaturizing device sizes and building devices with more advanced architectures and complex materials can lead to escalating 1/f noise levels, which degrades the signal-to-noise (SNR) ratio in electronic circuits. For example, the 1/f noise of some critical transistors in a radio receiver may ultimately limit the information capacity of the communication system. Therefore, analyzing electronic devices in order to control and find ways to diminish the 1/f noise is a very important and challenging research subject. We present compelling evidence that the 1/f noise is affected by the distance of the conduction channel from the gate oxide/semiconductor substrate interface, or alternatively the vertical electric field pushing the carriers towards the gate oxide. The location of the conduction channel can be varied by the voltage on the bulk and gate terminals as well by device engineering. Devices with a buried channel architecture such as buried SiGe channel pMOSFETs and accumulation mode MOSFETs on SOI show significantly reduced 1/f noise. The same observation is made when the substrate/source junction is forward biased which decreases the vertical electric field in the channel and increases the inversion layer separation from the gate oxide interface. A 1/f noise model based on mobility fluctuations originating from the scattering of electrons with phonons or surface roughness was proposed. Materials with a high dielectric constant (high-k) is necessary to replace the conventional SiO2 as gate dielectrics in the future in order to maintain a low leakage current at the same time as the capacitance of the gate dielectrics is scaled up. In this work, we have made some of the very first examinations of 1/f noise in MOSFETs with high-k structures composed by layers of HfO2, HfAlOx and Al2O3. The 1/f noise level was found to be elevated (up to 3 orders of magnitude) in the MOSFETs with high-k gate dielectrics compared to the reference devices with SiO2. The reason behind the higher 1/f noise is a high density of traps in the high-k stacks and increased mobility fluctuation noise, the latter possibly due to noise generation in the electron-phonon scattering that originates from remote phonon modes in the high-k. The combination of a TiN metal gate, HfAlOx and a compressively strained surface SiGe channel was found to be superior in terms of both high mobility and low 1/f noise. / QC 20100928

L'épistolaire est un médium favorable à l'émergence d'une conscience de soi et à l'expression du moi du sujet épistolier. Par définition, la lettre est une forme instable qui se fonde sur un système oscillatoire entre les pronoms « je » et « tu », entre l'ici et l'ailleurs et entre la présence et l'absence. Or, qu'en est-il dans un contexte d'exclusion et d'occultation du droit à la parole? La période insurrectionnelle bas-canadienne de 1830-1840, dont les Rébellions de 1837-1838 constituent l'acmé, rend manifestes les rapports de pouvoir entre le gouvernement colonial et les Canadiens français ainsi que ceux entre les hommes et les femmes. Pour les individus en position de dominé, l'écriture de la lettre constitue parfois l'unique façon de se créer une place dans le monde, d'inscrire sa parole dans le cours des événements historiques. L'aller-retour de la lettre révèle à la fois la pression exercée par le discours hégémonique et son renversement par le déploiement de stratégies de résistance. Dans l'espace épistolaire, cette dualité se médiatise principalement dans la construction de l'image de l'autre, l'anti-ethos, dans l'autoreprésentation et dans l'adresse. Il s'agit donc d'observer comment l'événement sert d'instigateur à la prise de conscience de soi et comment il devient un pré-texte à l'écriture du moi, révélant ainsi une pratique discursive déjà en rupture avec la tradition classique. En réponse à l'assignation à une identité imposée, Chevalier de Lorimier et Julie Bruneau-Papineau se servent de la lettre pour se faire reconnaître, pour rendre compte de l'écart entre les catégories généralisatrices auxquelles ils sont identifiés et leurs aspirations individuelles. Dans ces conditions, l'écriture de la lettre constitue non seulement un acte de résistance à l'oppression, mais elle crée aussi un espace de liberté. Une approche féministe de ce corpus montre que, bien que le genre sexué du sujet écrivant ait une influence sur le discours, l'identité des stratégies énonciatives déployées dans ces correspondances indique que le colonialisme et le patriarcat ne sont que la face et l'envers d'un même système d'oppression. En convoquant les théories de l'analyse du discours et celles de l'énonciation, l'étude des stratégies rhétoriques dévoile les conditions de l'individuation du sujet. Dans ces correspondances, l'autoreprésentation se décline par la construction d'une image de soi, laquelle tend à éloigner l'écriture épistolaire de ses finalités communicationnelles et utilitaires afin de servir l'expression d'une sensibilité de nature romantique. En plus de coïncider avec les idéaux révolutionnaires des épistoliers, l'esthétique romantique engendre une rupture au niveau du code épistolaire en vigueur. La contestation de l'ordre établi ne peut s'envisager dans le respect des normes de la correspondance fondées sur l'idéal classique. Le témoignage de l'expérience de l'oppression ne peut s'écrire en fonction du principe selon lequel la lettre n'a d'autre destinée que celle de plaire à son destinataire, d'assouvir ses passions et ses intérêts. C'est pourquoi, les Rébellions de 1837-1838 apparaissent comme un contexte favorable à l'expression de voix dissidentes dont l'écriture est le support privilégié. Les écrits entourant ces événements agissent comme des précurseurs de littérarité et nous renseignent sur les pratiques d'écriture bas-canadiennes. ______________________________________________________________________________ MOTS-CLÉS DE L’AUTEUR : Épistolaire, Correspondance, Rébellions, Stratégies, Résistance, Oppression, Chevalier de Lorimier, Julie Bruneau-Papineau, Littérature québécoise, XIXe siècle, Romantisme, Écriture des femmes.

Accelerometer sensors fabricated with micromachining technologies started to take place of yesterday&rsquo / s bulky sensors in many application areas. The application areas include a wide range from consumer electronics and health systems to military and aerospace applications. Therefore, the performance requirements extend form 1 &mu / g&rsquo / s to 100 thousand g&rsquo / s. However, high performance strategic grade MEMS accelerometer sensors still do not exist in the literature. Smart designs utilizing the MEMS technology is necessary in order to acquire high performance specifications. This thesis reports a high performance accelerometer with a new process by making the use of bulk micromachining technology. The new process includes the utilization of Silicon-on-Insulator (SOI) wafer and its buried oxide (BOX) layer. The BOX layer helps to realize interdigitated finger structures, which commonly find place in surface micromachined CMOS-MEMS capacitive accelerometers. The multi-metal layered CMOS-MEMS devices inherently incorporate interdigitated finger structures. Interdigitated finger structures are highly sensitive to acceleration in comparison with comb-finger structures, which generally find usage in bulk-micromachined devices, due to absence of anti-gap. The designed sensors based on this fabrication process is sought to form a fully-differential signal interfaced sensor with incorporation of the advantages of high sensitive interdigitated finger electrodes and high aspect ratio SOI wafer&rsquo / s bulk single crystal silicon device. Under the light of the envisaged process, sensor designs were made, and verified using a computing environment, MATLAB, and a finite element analysis simulator, CoventorWARE. The verified two designs were fabricated, and all the tests, except the centrifuge test, were made at METU-MEMS Research Center. Among the fabricated sensors, the one designed for the high performance achieves a capacitance sensitivity of 178 fF with a rest capacitance of 8.1 pF by employing interdigitated finger electrodes, while its comb-finger implementation can only achieve a capacitance sensitivity of 75 fF with a rest capacitance of 10 pF.