OLIVEIRA, H. A. Sistema ininterrupto de energia de dupla conversão isolado de 6KVA. 2007. 137 f. Dissertação (Mestrado em Engenharia Elétrica) - Centro de Tecnologia, Universidade Federal do Ceará, Fortaleza, 2007. / Submitted by João silva (jpauloqxb@gmail.com) on 2016-06-15T18:35:00Z No. of bitstreams: 1 2007_dis_haoliveira.pdf: 4191735 bytes, checksum: 1371f57859c2345aba2f22bf320af9ac (MD5) / Approved for entry into archive by Marlene Sousa (mmarlene@ufc.br) on 2016-08-22T12:09:52Z (GMT) No. of bitstreams: 1 2007_dis_haoliveira.pdf: 4191735 bytes, checksum: 1371f57859c2345aba2f22bf320af9ac (MD5) / Made available in DSpace on 2016-08-22T12:09:52Z (GMT). No. of bitstreams: 1 2007_dis_haoliveira.pdf: 4191735 bytes, checksum: 1371f57859c2345aba2f22bf320af9ac (MD5) Previous issue date: 2007 / This work presents the design, implementation and experimental results of a 6kVA dual conversion uninterrupt power supply (UPS) with isolated output. The system is composed by a full-bridge inverter using unipolar modulation switching strategy, a battery charger, a bypass circuit and a supervisory system. Improvement techniques were used, such as: DC level reduction in the transformer, transformer leakage inductance as filter component, leakage inductance reduction in the power PCI and paralleled IGBTs to achieve the required power. The design methodology and experimental results of an industrial prototype were presented to validate the theoretical analysis and confirm the system performance. / Neste trabalho foram abordados o projeto, implementação e obtenção de resultados de uma UPS de 6kVA de dupla conversão com isolamento na saída. O sistema é constituído de um inversor em ponte completa com modulação unipolar, carregador de baterias com topologia Buck, baterias, sistema supervisório e o circuito de bypass. Para aperfeiçoamento do sistema foram utilizadas: técnica de redução de nível de tensão DC no transformador, estudo da utilização da indutância de dispersão do transformador como filtro, redução de indutâncias parasitas no layout do estágio de potência e a utilização de IGBT’s discretos em paralelo para obtenção da potência requerida. A metodologia de projeto e os resultados experimentais de um protótipo com caráter industrial são apresentados para validar a análise teórica e comprovar o desempenho do sistema.

Orientador : Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-02T00:40:01Z (GMT). No. of bitstreams: 1 Pelicia_MarcosMauricio_M.pdf: 3408039 bytes, checksum: e59915e243bbe9e6fd0ae07a76b69e11 (MD5) Previous issue date: 2002 / Mestrado

Orientador : Carlos Ignacio Zamitti Mammana / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-14T10:29:33Z (GMT). No. of bitstreams: 1 Dias_JoseAntonioSiqueira_M.pdf: 4415740 bytes, checksum: 0d7520813ce6d865408d7f9d71c621ca (MD5) Previous issue date: 1981 / Resumo: Quando apresentada em 1972, uma das principais promessas da tecnologia I2L era a possibilidade de confeccionar circuitos digitais e analógicos na mesma pastilha. Entretanto, os requisitos necessários para a confecção dos circuitos I2L limitam severamente o desempenho dos transistores NPN da parte analogica da pastilha, que apresentam tensões de ruptura muito baixas devido ao fenômeno de "punch-through". Este trabalho apresenta uma nova técnica para a confecção de circuitos digitais I2L e circuitos de alta tensão de ruptura na mesma pastilha, usando apenas uma máscara adicional em relação ao processo convencional de confecção de circuitos I2L e analógicos na mesma pastilha. são apresentados tambem, além da máscara de teste, os resultados experimentais que fornecem, para uma estrutura I2L com 6 coletores, B eff = 8, e tempo de atraso míni mo por porta ta = 75 ns. Para os transistoresda parte analógica,obteve-se VCEO = 35V e VCBO = 65V / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Orientador: Furio Damiani / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T11:08:38Z (GMT). No. of bitstreams: 1 Badan_TomasAntonioCosta_M.pdf: 3468204 bytes, checksum: b296ac27d36293d4db46ded926463198 (MD5) Previous issue date: 1996 / Resumo: Este trabalho é uma contribuição ao desenvolvimento de transistores MESFETs em arseneto de gálio para uso em Circuito Integrados (CIs) de alta velocidade. Inicialmente são descritos processos de fabricação em arseneto de gálio: a obtenção de substratos monocristalinos, a implantação iônica, o recozimento para ativar os dopantes, a realização de contatos. É desenvolvido o modelo matemático que rege sua física do estado sólido, usado pelo programa PRISM. Os resultados obtidos com o programa de simulação de processos SUPREM-IV.GS foram fornecidos ao programa PRISM, que efetua uma análise do comportamento elétrico do MESFETs fabricados; esse procedimento foi realizado de forma iterativa, até serem obtidos parâmetros apropriados para a fabricação de transistores de enriquecimento e de depleção para CIs digitais / Abstract: This work is a contribution to the development of GaAs MESFETs transistors to use in high speed integrated circuits (CIs). Initially are described the GaAs manufacture processes: monocrystal substrate fabrication, ion implantation, thermal annealing to activate the implanted impurities, contact fabrications. It is developed the mathematical mo deI of the solid state physics used by the PRISM programo The results were first obtained with the SUPREM-IV.GS program that simulate the process and then passed to PRISM program that analyses the electrical behavior of MESFET devices; that procedure was done in an iterative way until the achievement of suitable parameters to the manufacture of both depletions and enhancement transistors to use in digital CIs / Mestrado / Mestre em Engenharia Elétrica

Orientadores: Jacobus W. Swart, Edgar Charry Rodriguez / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T13:54:41Z (GMT). No. of bitstreams: 1 ChavezPorras_Fernando_M.pdf: 7348729 bytes, checksum: 99e9c30ec2191af662ee58af3b56feb0 (MD5) Previous issue date: 1996 / Resumo: Neste trabalho é primeiro apresentada uma nova classificação dos sensores eletroquímicos, objetivando fazer um paralelo entre os sensores eletroquímicos convencionais e a crescente geração de sensores eletroquímicos microeletrônicos, ou aqueles fabricados com técnicas de fabricação de circuitos integrados. Em seguida, são apresentados alguns resultados práticos relacionados com o desenvolvimento de um sensor coulométrico baseado em ISFETs. Assim, é proposto um esquema de medida conformado por: dois sensores coulométricos conectados em forma diferencial, e por um circuito eletrônico simples que realiza o cálculo do tempo de titulação a partir da segunda derivada da sua respectiva curva de titulação. O desenvolvimento do sistema inclui: a) o projeto e fabricação dos sensores coulométricos, b) o projeto e implementação com circuitos discretos de : um circuito eletrônico para o processamento do sinal de saída dos ISFETs e uma fonte de corrente simples e sua lógica de controle necessária para gerar pulsos de corrente entre 0-15 JlA. O sistema proposto é testado realizando titulações coulométricas de ácido acético, e serve para determinar concentrações de até 0.007 moles/litro usando pulsos de corrente entre 0-15 JlA. Também é apresentado um modelo simples que nos permite comprovar os resultados das medidas. Após é feita uma discussão relacionada com o mecanismo de operação do dispositivo. Finalmente é apresentado o processo de fabricação dos sensores coulométricos, o qual é baseado em um processo de fabricação de ISFETs padrão / Abstract: Firstly, in this work, is showed a new classification of the electrochemical sensors intending to make a paralell between conventional electrochemical sensors and the new generation of electrochemical microelectronic sensors, or that, fabricated with integrated circuits technology. Next, it is showed some practical results related with developing a based on ISFET coulometric sensor. Therefore, it is proposed a measurement set-up conformed by: two coulometric sensors connected in a diferencial way, and an electronic circuit able to compute the titration time from its second derivative of the respective titulation curve. This work involves: a) the design and fabrication of the coulometric sensors, b) the design and implementation with discret circuits of: an electronic circuit for processing the ISFETs output signal and a simple current source and its necessary controllogic able to supply current pulses of 0-15 J.1A. The proposed system is tested doing coulometric titrationof acetic acid, and is able to determine concentrations until 0.007moles/literusing coulometricpulses of 0-15 J.1A. It is also showna simpie model, which corroborate the measurements, and then is given a discussion related with the mechanism of operation of this device. Finally, it is also shown the fabrication process of the coulometric sensors, which is based on a standãrd ISFET fabrication process / Mestrado / Mestre em Engenharia Elétrica

Orientadores: Wilmar Bueno de Moraes, Frank Herman Behrens, Maria Ines Silva de Castro Simas / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-26T23:23:00Z (GMT). No. of bitstreams: 1 Finco_Saulo_D.pdf: 12407690 bytes, checksum: e3deff1e33f83f618f702ad2070474b0 (MD5) Previous issue date: 2000 / Resumo: Este trabalho está relacionado com importantes progressos no projeto de Circuitos Integrados Inteligentes de Potência usando agregados, fundamentados em uma única célula básica contendo transistores NMOS. Tais agregados estão associados de forma matricial adequada para implementar funções genéricas requeri das pelos circuitos de controle de potência. Esta técnica permite o projeto de novos CIs semidedicados de baixo custo, proporcionando uma nova estratégia de configuração de ICs que permite uma fácil implementação industrial em direção à integração Inteligente de Potência utilizando tecnologias CMOS convencionais digita1/analógica, sem nenhuma etapa adicional de processo. A mesma técnica pode também ser aplicada a tecnologias complexas e sofisticadas dedicadas à integração de Circuitos Inteligentes de Potência (Smart Power Technologies), para a prototipagem rápida ou produção em escala industrial destes circuitos. No cenário mundial, um grande esforço têm sido realizados para compatibilizar a integração inteligente de potência com processos CMOS convencionais de baixo custo. Os resultados apresentados comprovam a potencialidade da técnica desenvolvida neste trabalho em muitos nichos de aplicação / Abstract: This work is related to important improvements in Smart Power design using arrays based on a unique NMOS cell type. These arrays are arranged in matrices that can implement generic functions required by power control blocks, thus enabling low cost semicustom designs. This new IC configuration strategy has an easy industrial implementation towards Smart Power using standard digita1/analog CMOS technologies, without any additional processing steps. The same method can also be applied to sophisticated Smart Power technologies, for fast prototyping or even for industrial production. A huge worldwide effort is being carried out to find solutions that may render Smart Power circuits compatible with low cost CMOS technologies. The results show potentialities of these techniques for many niche of applications / Doutorado / Eletrônica, Microeletrônica e Optoeletrônica / Doutor em Engenharia Elétrica

Orientador : Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-01T16:10:50Z (GMT). No. of bitstreams: 1 Cajueiro_JoaoPauloCerquinho_M.pdf: 1255899 bytes, checksum: 31076053bbb9e1463648623b581dcde6 (MD5) Previous issue date: 2002 / Mestrado

Orientador : Carlos I. Z. Mammana / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas / Made available in DSpace on 2018-07-15T19:30:02Z (GMT). No. of bitstreams: 1 SilvaJunior_ArmandoGomesda_M.pdf: 2425115 bytes, checksum: 23c6ade361186fe8705ce62d04ffa971 (MD5) Previous issue date: 1980 / Resumo: Dada a viabilidade do projeto automático de circuitos integrados digitais dedicados, foi desenvolvido no Laboratório de Eletrônica e Dispositivos (LED) o SPA-D Sistema de Projeto Automático de Circuitos Integrados Digitais. Tal sistema caracteriza-se pelo emprego de urna coleção de padrões básicos, denominados microblocos, para a geração de um layout regular para o circuito integrado. Neste trabalho, apresenta-se o desenvolvimento de um sistema de modelagem automática de circuitos integrados digitais MOS, integrado ao SPA-D. Os parâmetros elétricos associados ao processo de confecção são calculados através do programa CAPETA, que utiliza os dados decorrentes da simulação do processo ou dados estatísticos sobre o mesmo. Com os parâmetros elétricos decorrentes do estado termodinâmico do processo de fabricação, das dimensões das máscaras dos microblocos, dos grafos dos circuitos equivalentes e dos algoritmos de dimensionamento dos modelos dos microblocos, obtém-se automaticamente, via computador, o circuito elétrico equivalente dos microblocos através do programa AUTOMOS. A descrição do circuito equivalente é armazenada no formato sintático adequado para a interpretação pelo simulador elétrico, que irá verificar o comportamento elétrico estático e transiente do circuito construído. Um exemplo de aplicação em urna tecnologia PMOS de porta metálica é apresentado, corno caso de estudo / Abstract: Not informed / Mestrado / Mestre em Engenharia Elétrica

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2014. / Submitted by Albânia Cézar de Melo (albania@bce.unb.br) on 2014-09-01T13:38:36Z No. of bitstreams: 1 2014_LucasAraujoPrataChrisostomo.pdf: 3097278 bytes, checksum: d76564773f12558cbcc6da41ab951070 (MD5) / Approved for entry into archive by Guimaraes Jacqueline(jacqueline.guimaraes@bce.unb.br) on 2014-09-29T11:49:49Z (GMT) No. of bitstreams: 1 2014_LucasAraujoPrataChrisostomo.pdf: 3097278 bytes, checksum: d76564773f12558cbcc6da41ab951070 (MD5) / Made available in DSpace on 2014-09-29T11:49:49Z (GMT). No. of bitstreams: 1 2014_LucasAraujoPrataChrisostomo.pdf: 3097278 bytes, checksum: d76564773f12558cbcc6da41ab951070 (MD5) / O uso de filtros analógicos em um sistema de áudio em um aparelho auditivo de processamento tem algumas vantagens quando comparado com sistemas digitais, entre eles, a relação sinal-ruído (SNR) é maior nesse tipo de tratamento e pode até mesmo melhorar quando a função usada no filtro é o primeiro dos derivativos Gaussian. Além disso, com um sistema analógico, o consumo de bateria será mais baixo, então não há nenhuma necessidade de conversores analógico/digital (ADC) e digital/analógico (DAC). Este trabalho apresenta a concepção de um sistema analógico de baixa potência para aparelhos auditivos. Para provar a ideia, vários testes foram feitos, primeiro ao nível do sistema usando o programa MATLAB, SIMULINK ferramenta e todos os sinais presentes na ferramenta mencionada e, em seguida, no nível de circuito com a ferramenta de cadência para provar o real funcionamento do sistema. Com as aproximações numéricas, conseguiu-se uma função no domínio do tempo que representa o tipo de pulso usado. Com esta nova função, uma manipulação em Laplace domínio foi feito e com o método de Padé. Foi usado para obter a função de transferência. Finalmente, a função de transferência foi representada no espaço de estado, porque tem baixa sensibilidade para variações nos valores, além de um incrível dispersão e gama dinâmica. Através de circuitos de translineares, que foi desenvolvido neste trabalho, foi implementado o filtro. Em primeiro lugar era necessário encontrar uma base matemática para a função de filtro que poderia lidar com o sinal sonoro da melhor forma possível, testes foram feitos e após a definição da função, aproximações numéricas foram feitas no domínio do tempo e de Laplace para obter a função de transferência que foi implementada no espaço de estado [1]. Finalmente, esta representação foi aplicada no circuito e sistema de níveis através de um filtro de translineares. Idealmente, você quer obter um sistema analógico que lida com o som de um ambientes de ruído e amplificação de voz do presente, ser eliminada ou pelo menos minimizar tanto quanto possível. Como pode ser visto durante o trabalho, a resposta chegada foi muito perto o desejado-do uso de ferramentas, cuja confiabilidade goza de grande aceitação entre a comunidade científica, assim, validar a metodologia proposta. ______________________________________________________________________________ ABSTRACT / The use of analog filters in a system for audio processing in a hearing aid has some advantages when compared with digital systems, among them, the signal-to-noise ratio (SNR) is greater in this type of treatment and can even improve when the function used in the filter is the first of the Gaussian derivative. In addition, with an analog system, the battery consumption will be lower, so there is no need for analog/digital converters (ADC) and digital/analog (DAC). This work present the design of a low power analog system for hearing aids. To prove the idea, several tests were made, first at system level using the program MATLAB, SIMULINK tool, and all signals present in the mentioned tool, then in the circuit level with the CADENCE tool to prove the real functioning of the system. With the numerical approximations, a function was achieved in the time domain that represents the type of pulse used. With this new function, a manipulation in the Laplace domain was made, and with the Padé method. It was used to obtain the transfer function. At last, the transfer function was represented in state space, because it has low sensitivity to variations in values, in addition to an amazing sparsity and dynamic range. Through translinear circuits, which was developed in this work, the filter was implemented. First of all it was necessary to find a mathematical basis for the filter function that could handle the audible signal the best way possible, tests were done and after the function definition, numerical approximations were made in the time domain and Laplace transform to obtain the transfer function that was implemented in the State space [1]. Finally, this representation was applied in circuit and system levels through a translinear filter. Ideally, you want to get an analog system that deals with the sound of a voice amplification and noise environments present, be eliminated or at least minimized as much as possible. As can be seen in the course of the work, the answer reached was very close to the desired-from the use of tools, whose reliability enjoys wide acceptance among the scientific community, thus validating the methodology proposed.

Orientador: José Antonio Siqueira Dias / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-17T22:39:39Z (GMT). No. of bitstreams: 1 Garcia_AlexandreDavidRinco_M.pdf: 2843880 bytes, checksum: ecc88d93aeb48f3dad51bc6b4d4fe6f4 (MD5) Previous issue date: 2011 / Resumo: Neste trabalho é apresentado um estudo que visa otimizar os sistemas de ripple counter mediante a utilização de relés de estado sólido (FET). Com a utilização de relés de estado sólido para ripple counter é possível não apenas economizar recursos com a montagem do circuito, mas também inserir proteções inerentes ao FET. Este trabalho também mostra que é possível compensar as variações de camada devidas ao aumento da temperatura. Os sistemas atuais utilizam relés comuns e circuitos agregados; este trabalho demonstra que o uso de relés de estado sólido em aplicações de ripple counter, considerando as variações de temperatura da junção, é, não apenas viável, como também uma solução que agrega maior valor ao produto / Abstract: In this work a deep study to optimize ripple counter systems utilizing solid state relays (FET) is presented. The usage of solid relay for ripple counter will be possible not only saving money on external circuits but also inserting inherent protection's FET. This work shows that is possible to compensate the layer variations due to temperature's increasing. The currently systems use common relays and aggregates circuits, but the description above demonstrates that the usage of solid-state relay in ripple counter applications considering the junction temperature variations is not only feasible but also a better solution / Mestrado / Eletrônica, Microeletrônica / Mestre em Engenharia Elétrica