Mit dem Erreichen der Grenzen der konventionellen MOSFET-Skalierung werden neue Techniken untersucht, um die Leistungsfähigkeit der CMOS-Technologie dem bisherigen Trend folgend weiter zu steigern. Einer dieser Ansätze ist die Verwendung mechanischer Verspannungen im Transistorkanal. Mechanische Verspannungen führen zu Kristalldeformationen und ändern die elektronische Bandstruktur von Silizium, so dass n- und p-MOSFETs mit verspannten Kanälen erhöhte Ladungsträgerbeweglichkeiten und demzufolge eine gesteigerte Leistungsfähigkeit aufweisen. Die vorliegende Arbeit beschäftigt sich mit den Auswirkungen mechanischer Verspannungen auf die elektronischen Eigenschaften planarer Silicon-On-Insulator-MOSFETs für Höchstleistungsanwendungen sowie mit deren Optimierung und technologischen Begrenzungen. Der Effekt der Verspannung auf die Bandstruktur von Silizium und die Ladungsträgerbeweglichkeit wird zunächst systematisch mit Hilfe der empirischen Pseudopotenzialmethode und der Deformationspotenzialtheorie untersucht. Verringerte Streuraten und kleinere effektive Massen als Folge der Aufspaltung der Energiebänder sowie von Bandverformungen sind der Hauptgrund für eine erhöhte Löcher- bzw. Elektronenbeweglichkeit. Die unterschiedlichen Konzepte zur Erzeugung der Verspannung werden kurz rekapituliert. Der Schwerpunkt der Untersuchungen liegt auf den verspannten Deckschichten, den Si1-xGex- bzw. Si1-yCy- Source/Drain-Gebieten, den verspannungsspeichernden Prozessen und den verspannten Substraten. Die starke Abhängigkeit dieser Verspannungstechniken von der Transistorstruktur macht die Nutzung numerischer Simulationen unabdingbar. So werden die Auswirkungen von Variationen der Transistorgeometrie sowie von Prozessparametern im Hinblick auf die Verspannung und die Drainstromänderungen der Transistoren neben den Messungen am gefertigten Transistor auch anhand numerischer Simulationen dargestellt und verglichen. Wesentliche Parameter für eine erhöhte Verspannung werden bestimmt und technologische Herausforderungen bei der Prozessintegration diskutiert. Die durchgeführten Simulationen und das erlangte Verständnis der Wirkungsweise der Verspannungstechniken ermöglichen es, das Potenzial dieser Verspannungstechniken für weitere Leistungssteigerungen in zukünftigen Technologiegenerationen abzuschätzen. Dadurch ist es möglich, die Prozessbedingungen und die Eigenschaften der fertigen Bauelemente im Hinblick auf eine gesteigerte Leistungsfähigkeit hin zu optimieren. Mit der weiteren Verkleinerung der Strukturgrößen der Bauelemente wird der zunehmende Einfluss der parasitären Source/Drain-Widerstände als Begrenzung der Effektivität der Verspannungstechniken identifiziert. Anschließend werden die Wechselwirkungen zwischen den einzelnen Verspannungstechniken hervorgehoben bzw. die gegebenenfalls auftretenden Einschränkungen angesprochen. Abschließend wird das Transportverhalten sowohl im linearen ohmschen Bereich als auch unter dem Einfluss hoher elektrischer Feldstärken analysiert und die deutlichen Unterschiede für die Leistungssteigerungen der verspannten n- und p-MOSFETs begründet. / As conventional MOSFET scaling is reaching its limits, several novel techniques are investigated to extend the CMOS roadmap. One of these techniques is the introduction of mechanical strain in the silicon transistor channel. Because strain changes the inter-atomic distances and thus the electronic band structure of silicon, ntype and p-type transistors with strained channels can show enhanced carrier mobility and performance. The purpose of this thesis is to analyze and understand the effects of strain on the electronic properties of planar silicon-on-insulator MOSFETs for high-performance applications as well as the optimization of various stress techniques and their technological limitations. First, the effect of strain on the electronic band structure of silicon and the carrier mobility is studied systematically using the empirical pseudopotential method and the deformation potential theory. Strain-induced energy band splitting and band deformations alter the electron and hole mobility through modulated effective masses and modified scattering rates. The various concepts for strain generation inside the transistor channel are reviewed. The focus of this work is on strained overlayer films, strained Si1-xGex and Si1-yCy in the source/drain regions, stress memorization techniques and strained substrates. It is shown, that strained silicon based improvements are highly sensitive to the device layout and geometry. For that reason, numerical simulations are indispensable to analyze the efficiency of the strain techniques to transfer strain into the channel. In close relation with experimental work the results from detailed simulation studies including parameter variations and material analyses are presented, as well as a thorough investigation of critical parameters to increase the strain in the transistor channel. Thus, the process conditions and the properties of the fabricated devices can be optimized with respect to higher performance. In addition, technological limitations are discussed and the potential of the different strain techniques for further performance enhancements in future technology generations is evaluated. With the continuing reduction in device dimensions the detrimental impact of the parasitic source/drain resistance on device performance is quantified and projected to be the bottleneck for strain-induced performance improvements. Next, the effects from a combination of individual strain techniques are studied and their interactions or possible restrictions are highlighted. Finally, the transport properties in the low-field transport regime as well as under high electrical fields are analyzed and the notable differences between strained n-type and p-type transistors are discussed.

The objective of proposed research is to investigate the potential of strained silicon and silicon-germanium (SiGe) based devices for RF/mixed-signal applications. Different device topologies, namely strained buried channel modulation doped field effect transistor (MODFET) and silicon-on-insulator (SOI) based MOSFETs, are studied in this context. Our preliminary results on SiGe MODFETs indicate strong dependence of device performance on displacement damage, which is critical for extreme environment applications. This research will be an effort towards understanding the physics of these devices in extreme environment conditions.

Dans cette thèse, nous montrons dans des amas d’oxyde de chrome épitaxiés, la contrainte conduit à l'apparition d'une phase multiferroïques, ainsi qu'un effet magnéto-électrique géant tel que le coefficient ME est de plusieurs ordres de grandeur supérieur que le terme linéaire dans Cr2O3 massif. Cela illustre que des contraintes épitaxiales dans des amas manométriques de taille réduite, crée un nouveau matériau magnéto-électrique ouvrant la possibilité d'utiliser un champ électrique pour orienter l'aimantation du matériau. Le coefficient magnéto-électrique linéaire calculé (6.7ns.m-1) est de trois ordres de grandeur plus élevé que dans l’oxyde de chrome massif (4.17ps.m-1) . Nous avons alors exalter ce coefficient sur des amas d’oxyde de chrome fortement contraintes. Nous avons aussi déclarés une assemblée d’amas n’ont pas seulement super-paramagnétique mais aussi super-paraélectrique.Dans la deuxième partie de notre travail nous avons donc utilisé une méthode d’optique non-linéaire afin d’observer cette polarisation spontanée à la température ambiante.Les mesures du magnéto-transport à température ambiante ne permettent pas d’étudier la polarisation électrique dans le Cr2O3, puisque la magnétorésistance tunnel mesurée à RT est nulle. Nous avons donc cherché une autre méthode la génération de la seconde harmonique qui est une méthode d’optique non linéaire, qui peut donner des informations sur l’état de la polarisation électrique dans un matériau non centrosymétriques. Elle a été utilisée dans notre cas pour déterminer la polarisation d’amas d’oxyde de chrome Cr2O3 super-paraélectriques à température ambiante> / In this thesis, it was shown the strained nanometre size chromium oxide particles embedded in a single crystallise dielectric matrix exhibit magneto-electric coefficients several orders of magnitude larger than the linear terms in bulk Cr2O3 . These clusters are studied in a double tunnel junction Fe/MgO-Cr-MgO/Fe and their magnetization varies under bias voltage, opening the possibility of efficient use of electric field for controlling the magnetization of the material. It also provides evidence for the occurrence of a significant spontaneous electric polarization on the chromium oxide particles which not only behave as super-paramagnetic but also as super-paraelectric material. The electric polarization is of order of 0,22 μC cm-2 at low temperature. In order to study the electric and magnetic proprieties of these clusters with different transport conditions compared to the double tunnel junction in reference, we reproduced smaller clusters in dielectric matrix MgO as the upper magnetic layer of iron is replaced by a non magnetic layer Pd.In the second part of our work, we used a non- linear optical method to observe the spontaneous polarization at room temperature.The magneto-transport measurements at room temperature do not allow to study the electrical polarization in the Cr2O3, since the tunnel magnetoresistance measured RT is zero. We therefore sought an alternative method of generating the second harmonic which is a nonlinear optical method, which can provide information on the state of the electric polarization in a non- centrosymmetric material. It has been used in our case to determine the super- cluster Cr2O3 paraelectric at room temperature of chromium oxide polarization .Under application of a positive voltage , the variation of the SHG intensity gradually changing to 7 V with 40 % of the reports . We eliminated two major phenomena may induce this change as the influence of capacitive loads or a plasmonic effect , to suggest that this variation is due to the spontaneous polarization is aligned along the applied electric field. The variation of the SHG is observed for an electric field applied in the plane , but it shows instability . We attribute this change in this case an electro- migration in the MgO . we show the SHG variation in function of the voltage for several junctions studied an electric field perpendicular . It can be adjusted by a Langevin function of applied electric field.

Este trabalho apresenta o estudo da influência do tensionamento mecânico (strain) no efeito de abaixamento de barreira induzido pelo dreno (DIBL) em dispositivos SOI FinFETs de porta tripla com e sem crescimento seletivo epitaxial. Também é analisada a influência do uso de crescimento seletivo epitaxial nesses dispositivos em relação ao efeito de canal curto mencionado. O uso de transistores verticais de múltiplas portas tem permitido a continuidade do escalamento dos dispositivos, apresentando melhora nos níveis de corrente bem como a supressão dos efeitos de canal curto. No entanto, ao reduzir a largura do canal, aumenta-se a resistência total do transistor, diminuindo seu desempenho. A fim de melhorar essa característica, as técnicas de tensionamento mecânico e crescimento de fonte e dreno tem sido empregadas. No primeiro caso, ao se deformar mecanicamente a estrutura do canal, altera-se o arranjo das camadas eletrônicas que ocasiona o aumento da mobilidade dos portadores. Conseqüentemente, a corrente aumenta tal como a transcondutância do dispositivo. A técnica de crescimento de fonte e dreno chamada de crescimento seletivo epitaxial (SEG) tem como finalidade reduzir ainda mais a resistência elétrica total da estrutura, uma vez que a área dessas regiões aumenta, possibilitando o aumento das áreas de contato, que são responsáveis pela maior parcela da resistência total. Esse trabalho baseia-se em resultados experimentais e simulações numéricas tridimensionais que analisam o comportamento dos transistores com as tecnologias acima apresentadas em função do efeito de DIBL. / This work presents a study about the influence of strain in the drain induced barrier lowering effect (DIBL) in triple gate SOI FinFETs. Also it is analyzed the selective epitaxial growth used in that structures, comparing their behavior in relation to DIBL effect. Using the vertical multi-gate devices become possible the downscale whereas they present higher current level and suppressed short channel effects. However, reducing the channel width, the transistors total resistance increases and consequently its performance decreases. In order to improve this feature, the strained technology and the Source/Drains growth technique has been employed. In the first case, the mechanical deformation causes a change in the electron shell, which improves the carrier mobility. Consequently, the current level and the transconductance also improve. The selective epitaxial growth technique aims to reduce the devices total resistance since these regions areas increase, allowing large contacts which are responsible for the main parcel of the total resistance. This work is based on experimental results and tridimensional simulations that analyze the transistor behavior using the technologies above presented as a function of DIBL effect.

Dans le cadre de ce travail de thèse, nous avons étudié une approche permettant de réaliser les composants d'émission de la lumière basés sur les couches epitaxiées de Ge contraint en tension et fortement dopé de type n. Afin de créer de contrainte en tension dans les films épitaxiés de Ge, nous avons investi deux méthodes : faire croître du Ge sur InGaAs ayant un paramètre de maille plus grand que celui de Ge, et faire croître du Ge sur Si, en prenant l'avantage du coefficient de dilatation thermique du Ge, qui est deux fois plus grand que celui du Si. Concernant la croissance de Ge sur les substrats Si, nous avons étudié deux orientations cristallines, <001> and <111>, afin de pouvoir comparer la valeur de contrainte en tension obtenue et aussi la densité des dislocations émergeantes. Le dopage de type n dans le Ge a été effectué en utilisant le phosphore et l'antimoine. Nous avons montré que quand le dopage est effectué à des températures relativement basses et suivi d'un recuit thermique rapide, de concentration d'électrons électriquement activés de ~ 4x10^19 cm-3, a pu être obtenue. Cette valeur représente l'un des meilleurs résultats expérimentalement obtenus jusqu'à présent. Des mesures de recombinaison radiative par spectroscopie de photoluminescence effectuées à température ambiante ont mis en évidence une augmentation de l'émission du gap direct de Ge d'environ 150 fois. Finalement, nous avons étudié les effets de la barrière de diffusion sur l'efficacité de dopage pendant les recuits thermiques. Une comparaison sur l'efficacité de trois barrières de diffusion, Al2O3, HfO2 and Si3N4, sera présentée et discutée. / During my thesis, we studied approaches to achieve light-emitting devices based on tensile strained and highly n-doped Ge epitaxial films. In order to create an elastic tensile strain in the epitaxial Ge films, we have investigated two methods: The epitaxial growth of Ge on InGaAs buffer layers that have a larger lattice constant, and the epitaxial growth of Ge on Si, by which we take benefit of the thermal expansion coefficient of Ge which is twice greater than that of Si. Concerning the growth of Ge on Si substrates, we have studied two crystalline orientations, <001> and <111>, in order to compare the values of the accumulated tensile strain and also the density of threading dislocations. The n-type doping in Ge was performed using a co-doping technique with phosphorus (P2 molecule) and antimony (Sb). We demonstrated that the dopants sticking coefficient leads to dopant incorporation in the Ge film larger than their solid solubility, which generally increases with increasing substrate temperature. As a result, when the doping is carried out at relatively low temperatures and followed by rapid thermal annealing, electrically activated electron concentration of 4x1019 cm-3 was demonstrated. This value is one of the best results obtained experimentally so far. The radiative recombination, at RT, measured by photoluminescence spectroscopy showed an increase in the direct gap emission of Ge of about 150 times. Finally, we studied the effects of diffusion barrier on the doping concentration during the thermal annealing. A comparison between the advantages of three diffusion barriers, Al2O3, HfO2 and Si3N4, will be presented and discussed.

De par ses extraordinaires propriétés physiques, on s'attend à ce que le graphène devienne un matériau de nouvelle génération, susceptible de compléter les semi-conducteurs traditionnels dans les technologies de dispositifs électroniques. Depuis sa découverte expérimentale en 2004, de nombreux travaux ont cherché à en évaluer les potentialités. Toutefois, en vue d'applications en électronique, le graphène souffre d'un inconvénient majeur : l'absence de bande interdite dans sa structure de bandes. Ainsi, il est très difficile de moduler et couper le courant dans un transistor de graphène, ce qui restreint considérablement son champ d'applications. Du point de vue des propriétés thermoélectriques, l'absence de bande interdite empêche la séparation des contributions opposées des électrons et des trous au coefficient Seebeck, qui reste donc faible dans le graphène parfait. Aussi, l'ouverture d'une bande interdite (gap) dans le graphène est une nécessité pour contourner les inconvénients de ce matériau et bénéficier pleinement de ses excellentes propriétés de conduction. Il a été montré que de nombreuses approches de nanostructuration peuvent être utilisées dans ce but : découpage de nanorubans de graphène, bicouche de graphène avec application d'un champ électrique transverse, percement d'un réseau périodique de nano-trous (nanomesh), structures mixtes de graphène et de nitrure de bore, dopage du graphène à l'azote. Cependant, toutes ces approches ont leurs propres difficultés de fabrication et/ou restent encore à confirmer expérimentalement. Dans ce travail, je me suis focalisée sur une autre approche : l'ingénierie de contrainte, qui offre un large éventail de possibilités pour moduler les propriétés électroniques des nanostructures de graphène. Pour ce travail théorique, tous les calculs ont été faits en utilisant essentiellement deux méthodes : un modèle atomistique de Hamiltonien de liaisons fortes pour décrire les propriétés électroniques du matériau et l'approche des fonctions de Green hors-équilibre pour le calcul du transport quantique. Après une introduction du contexte général de ce travail et des techniques de calcul développées dans ce but, j'ai d'abord analysé les effets de contrainte. En fait, une contrainte d'amplitude supérieure à 23% est nécessaire pour ouvrir un gap dans la structure de bande du graphène. Mais je montre qu'avec une contrainte de quelques pourcents, le décalage du point de dirac induit par la contrainte peut suffire à ouvrir un gap de conduction très significatif (500 meV ou plus) dans des hétérostructures de graphène constituées de jonctions graphène contraint/graphène non contraint, alors que chacun des matériaux reste semi-métallique. Après l'analyse détaillée de cette propriété en fonction de l'amplitude de la contrainte, de sa direction et de la direction du transport, j'exploite cet effet dans des jonctions appropriées pour améliore le comportement et les performances de différents types de dispositifs. En particulier, je montre qu'avec une contrainte de seulement 5% il est possible de couper efficacement le courant dans les transistors, de sorte que le rapport ON/OFF peut atteindre 100000, ce qui constitue une très forte amélioration par rapport aux transistors de graphène pristine où ce rapport ne peut pas excéder 10. Puis, nous montrons qu'en combinant ingénieries de contrainte et de dopage dans de telles jonctions, le coefficient Seebeck peut atteindre des valeurs aussi fortes que 1.4 mV/K, ce qui est 17 fois plus élevé que dans le graphène sans gap. Cela peut contribuer à faire du graphène un excellent matériau thermoélectrique. Enfin, j'ai étudié l'effet de conductance différentielle négative (CDE) dans des diodes de graphène, constituées soit d'une simple-barrière contrainte contrôlée par une grille, soit d'une jonction PN. Je montre qu'une ingénierie de contrainte appropriée peut induire de forts effets de CDE, avec un rapport pic/vallée de quelques centaines à température ambiante. / Due to its outstanding physical properties, graphene is expected to become a new generation material, able to replace or complement traditional semiconductors in device technology. Hence, many studies have been led to explore the potential of this material immediately after the successful fabrication of a single layer of graphene in 2004. However, applications of graphene in electronic devices are still questionable due to the gapless character of this material. In particular, regarding electronic applications, the absence of energy bandgap in the band structure makes it difficult to switch off the current in graphene devices like transistors. Regarding thermoelectric properties, the gapless character is also a strong drawback since it prevents the separation of the opposite contributions of electrons and holes to the Seebeck coefficient. Thus, a sizable band gap in graphene is a requirement to overcome the disadvantages of graphene and to fully benefit from its excellent conduction properties. It has been shown that many Nano structuring techniques can be used to open such a bandgap in graphene, e.g., graphene nanoribbons, graphene bilayer with a perpendicular electric field, graphene nanotech lattices, channels based on vertical stack of graphene layers, mixed graphene/hexagonal boron nitride structures, nitrogen doped graphene, and so on. However, each of these methods has its own fabrication issues and/or need to be further confirmed by experiments. In this work, we focus on strain engineering, which offers a wide range of opportunities for modulating the electronic properties of graphene nanostructures. For this theoretical work, all calculations were performed using essentially two main methods, i.e., an atomistic tight binding Hamiltonian model to describe the electronic structure and the non-equilibrium Green's function approach of quantum transport. The main aim is to analyze in details the strain effects in graphene and to provide strategies of strain engineering to improve the performance of both electronic (transistors and diodes) and thermoelectric devices. After introducing the general context if this work and the numerical techniques developed for this purpose, we first analyze the only effect of strain. Actually, if uniformly applied, a strain of large amplitude (> 23%) is required to open a bandgap in the band structure of graphene. However, we show that with a strain of only a few percent, the strain-induced shift of the Dirac point in k-space may be enough to open a sizable conduction gap (500 meV or more) in graphene heterojunctions made of unstrained/strained junctions, though the strained material remains gapless. After analyzing in details this property according the amplitude and direction of strain and the direction of transport, we exploit this effect using appropriate strain junctions to improve the behavior and performance of several types of devices. In particular, we show that with a strain of only 5%, it is possible to switch-off transistors efficiently, so that the ON/OFF current ratio can reach 100000, which is a strong improvement with respect to pristine graphene transistors where this ratio cannot exceed 10. Then we show that by combining strain and doping engineering in such strain junctions the Seebeck coefficient can reach values higher than 1.4 mV/K, which is 17 times higher than in gapless pristine graphene. It can contribute to make graphene an excellent thermoelectric material. Finally, we study the effect of negative differential conductance (NDC) in graphene diodes made of either as single gate-induced strained barrier or a p-n junction. We show that appropriate strain engineering in these devices can lead to very strong NDC effects with peak-to-valley ratios of a few hundred at room temperature.

This cumulative Habilitation thesis summarizes several examples related to the application of Raman spectroscopy for the investigation of coupling phenomena induced by epitaxially, mechanically or piezoeletrically applied strain. Methods for quantitative determination of strain by Raman spectroscopy are proposed for some materials such as BiFeO3 or strained Si. Raman spectroscopy was also used for understanding temperature induced phase transitions or orbital ordering, which are intimately related to specific phonon modes, as in the case of BiCrO3 or LaVO3, respectively. A method based on the Raman tensor formalism, which allows an assignment of the BiFeO3 Raman modes of pure as well as mixed character/symmetries is proposed. Relying on this assignment it is shown that Raman spectroscopy is a powerful tool for the investigation of ferroelastic domain formation in multiferoic materials, being able to probe the tilt of the domain walls.

No description available.

[ES] En la última década, la plataforma de silicio ha emergido como la plataforma por excelencia para desarrollar circuitos fotónicos integrados debido a su versatilidad, la posibilidad de miniaturización y de una producción de bajo coste y a gran escala compatible con los sistemas CMOS ("complementary metal-oxide semiconductor"). La conversión de señales eléctricas a alta velocidad en señales ópticas es una función crítica hoy en día tanto para el procesamiento de datos como en el ámbito de las telecomunicaciones. La forma más eficaz de implementar actualementeuna ,modulación electro-óptica ultra-rápida se basa en el efecto Pockels que, de hecho,se encuentra en el corazón de los moduladores comerciales basados en niobato de litio y polímeros. Sin embargo, la implementación de esta funcionalidad se ve impedida en la plataforma de silicio debido a la simetría de inversión de la red cristalina del silicio. En este contexto, el silicio deformado surgió hace más de un decenio como una solución revolucionaria para romper esa centrosimetría y, de ese modo, hacer emerger no-linealidades de segundo orden en el propio silicio. Sin embargo, y a pesar de los alentadores resultados iniciales, estudios posteriores cuestionaron el origen de las respuestas obtenidas, achacando dichos resultados principalmente al efecto de dispersión de plasma. De hecho, más tarde se puso de manifiesto la presencia de varios factores limitantes y, más recientemente, se estimó que el valor del coeficiente χ(2) debía encontrarse en torno a varios pm/V. El trabajo desarrollado en esta tesis tiene como objetivo contribuir a impulsar el campo de silicio deformado mediante la investigación y el abordaje de dichos factores limitantes para, de esta fora, conseguir un efecto Pockels eficiente. Además, las características de captura de carga libre observadas en las estructuras de silicio deformado se han explotado para desarrollar un dispositivo fotónico no volátil. / [CA] En l'última dècada, la plataforma de silici ha emergit com la plataforma per excelència per a desenvolupar circuits fotònics integrats a causa de la seua versatilitat i la possibilitat de miniaturització i d'una producció de baix cost i a gran escala compatible amb els sistemes CMOS ("complementary metall-oxide semiconductor"). La conversió de senyals elèctrics a alta velocitat en senyals òptics és una funció crítica hui dia tant per al processament de dades com en l'àmbit de les telecomunicacions. La forma més eficaç d'implementar una modulació electro-òptica ultra-ràpida actualemente es basa en l'efecte *Pockels, que de fet,es troba en el cor dels moduladors comercials basats en el niobato de liti i polímers. No obstant això, la implementació d'aquesta funcionalitat es veu impedida en la plataforma de silici degut a la simetria d'inversió de la xarxa cristal·lina del silici. En aquest context, el silici deformat va sorgir fa més d'un decenni com una solució revolucionària per a trencar aqueixa centrosimetría i, d'aqueixa manera, fer emergir no-linealitats de segon ordre en el propi silici. No obstant això, malgrat els encoratjadors resultats inicials, estudis posteriors van qüestionar l'origen de la resposta obtinguda, atribuint-la principalment a aquest efecte de dispersió de plasma. De fet, més tard es va posar en relleu la presència de diversos factors limitants i, més recentment, es va estimar un valor de χ(2) en el rang de diversos pm/V. El treball desenvolupat en aquesta tesi té com a objectiu contribuir a impulsar el camp de silici deformat mitjançant la investigació i l'abordatge d'aquests factors limitants per a aconseguir un efecte Pockels eficient. A més, les característiques de captura de càrrega lliure observades en les estructures de silici deformat s'han explotat per a desenvolupar un dispositiu fotònic no volàtil. / [EN] In the last decade, silicon has emerged as the platform of choice for developing photonic integrated circuits due to its versatility, small footprint and the possibility of a low cost, large-scale CMOS compatible production. The conversion of high-speed electrical signals into optical digital data is a critical function for modern data communication technology. The most effective way for enabling ultra-fast electro-optical modulation is currently based on the Pockels effect, which is the basis of commercial modulators based on lithium niobate and polymers. However, the implementation of such functionality is prevented in the silicon platform due to the inversion symmetry of the silicon lattice. In this context, strained silicon emerged more than a decade ago as a revolutionary solution for breaking that centrosymmetry and, thus, allowing Pockels effect in the silicon material itself. However, despite the encouraging results from initial findings, following studies questioned the origin of the measured electro-optic response. In fact, the presence of several limiting factors was also later highlighted and a rather low strain induced χ(2) in the range of several pm/V was more recently estimated. The work developed on this thesis aims at contributing to push forward the strained silicon field by investigating and tackling such limiting factors to enable an efficient Pockels effect. Furthermore, the trapping properties observed in strained silicon structures have been exploited to develop a non-volatile photonic device. / Olivares Sánchez-Mellado, I. (2021). Development of Photonic Devices Based on the Strained Silicon Technology [Tesis doctoral]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/167055

L'introduction d'une contrainte mécanique dans le canal de MOSFETs sur SOI est indispensable pour les noeuds technologiques sub-22 nm. Son efficacité dépend de la géométrie et des règles de dessin du dispositif. L'impact des étapes du procédé de fabrication des transistors (gravure des zones actives, formation de la grille métallique, implantation des Source/Drain (S/D)) sur la contrainte du silicium contraint sur isolant (sSOI) a été mesuré par diffraction des rayons X en incidence rasante (GIXRD). Parallèlement, le gain en performances de MOSFETs sur sSOI a été quantifié par rapport au SOI (100% de gain en mobilité pour des nMOS longs et larges (L=W=10 μm), 35% de gain en courant de drain à saturation (IDsat) pour des nMOS courts et étroits (L=25 nm, W=77 nm)). Des structures contraintes innovantes ont aussi été étudiées. Un gain en IDsat de 37% (18%) pour des pMOS sur SOI (sSOI) avec des S/D en SiGe est démontré par rapport au sSOI avec des S/D en Si, pour une longueur de grille de 60 nm et des films de 15 nm d'épaisseur. Des mesures GIXRD, couplées à des simulations mécaniques, ont permis d'étudier et d'optimiser des structures originales avec transfert de contrainte d'une couche enterrée précontrainte (en SiGe ou en nitrure) vers le canal.