Sistemas em tempo real caracterizam-se como tal quando seu correto funcionamento depende não apenas do correto processamento lógico de entradas e saídas, mas também da observância de restrições temporais na geração dos sinais de saída. Assim sendo, uma das características principais de dispositivos usados em aplicações em tempo real é seu determinismo, ou seja, sua capacidade de responder, em qualquer circunstância, dentro de limites de tempo previamente determinados. Sendo esta característica um requisito básico, percebe-se a vantagem de dispor de um hardware que a incorpore. Facilitando o desenvolvimento de aplicações para esse tipo de controle, com um melhor desempenho. Visando atender esta necessidade, este trabalho apresenta uma arquitetura de hardware de baixo custo para desenvolvimento de aplicações com requisitos de tempo-real para sistemas de controle distribuído. Cada unidade de processamento da arquitetura distribuída é formada pelos seguintes elementos: • Processador principal: • Gerenciador de timer e de tarefas: responsável pela gerência de timer e interrupções, bem como pela gerência dos instantes de ativação das tarefas concorrentes e sincronização com outras unidades de processamento do sistema distribuído de automação. • Processador de comunicação: responsável pela comunicação entre tarefas, incluindo o mapeamento para o protocolo de comunicação usado no barramento industrial (como por exemplo o Profibus). • Periféricos, tais como memórias, co-processadores aritméticos, unidades de disco, etc. A principal novidade proposta é o aproveitamento do baixo custo dos microcontroladores comerciais, atribuindo funções específicas para cada um, deixando o peso computacional do sistema operacional, na sua maior parte, em processadores diferentes do responsável pelo processamento das tarefas da aplicação. Dentre as vantagens da arquitetura proposta cabe aqui mencionar: • Aumento do poder de processamento de uma Unidade de Processamento das tarefas da aplicação do usuário. • Maior facilidade em obter o determinismo temporal, característica fundamental em sistemas tempo-real distribuídos. • Possibilidade de utilização de algoritmos de escalonamento mais complexos e especializados, sem uma sobrecarga proibitiva no desempenho do sistema. Os primeiros resultados obtidos com esta arquitetura, quando comparados com o exemplo industrial utilizado, são promissores. A recepção da comunidade científica também foi positiva, fato que pode ser medido pela aceitação dos diversos artigos apresentados e/ou publicados que basearam-se na arquitetura proposta nesta dissertação, quais sejam o 4th IFAC Workshop on Algorithms and Architectures for Real-Time Control [PoPe97b], Special Section of IFAC Control Engineering Practice Journal [PoPe97c], Tercer Taller Iberoamericano de Microeletrónica y sus Aplicaciones [Souza97], Euromicro'97 Workshop on Real-Time Systems [Parisoto97], Seminário Interno do DELET e IEE [PoPe96], Revista Egatea [PoPe97a] e o XII Congresso Brasileiro de Automática [PPS98]. / This work presents a low-cost hardware architecture that enhances the performance and increases the predictability of real-time distributed systems. The proposed architecture overcomes one of the major drawbacks of conventional architectures based on a single processar: the overload imposed by operating system activities. The architecture makes use of dedicated hardware units based on low cost microcontrollers. One microcontroller takes care of functions involving the management of task scheduling and time-dependent activation. Since scheduling algorithm tasks do not compete with application tasks anymore, they can be even more sophisticated and specialized. Another microcontroller is responsible for all activities related to inter-process communication, including the execution of communication drivers. It uses the processing capability to exchange data with the network, allowing the last microcontroller to expend more time in operations associated with the user's application. Not only the overall system performance is increased but the system behavior tends to be more deterministic, a very important characteristic when developing real-time applications.

Tese de doutoramento. Engenharia Electrotécnica e de Computadores. Faculdade de Engenharia. Universidade do Porto. 2007

Sistemas em tempo real caracterizam-se como tal quando seu correto funcionamento depende não apenas do correto processamento lógico de entradas e saídas, mas também da observância de restrições temporais na geração dos sinais de saída. Assim sendo, uma das características principais de dispositivos usados em aplicações em tempo real é seu determinismo, ou seja, sua capacidade de responder, em qualquer circunstância, dentro de limites de tempo previamente determinados. Sendo esta característica um requisito básico, percebe-se a vantagem de dispor de um hardware que a incorpore. Facilitando o desenvolvimento de aplicações para esse tipo de controle, com um melhor desempenho. Visando atender esta necessidade, este trabalho apresenta uma arquitetura de hardware de baixo custo para desenvolvimento de aplicações com requisitos de tempo-real para sistemas de controle distribuído. Cada unidade de processamento da arquitetura distribuída é formada pelos seguintes elementos: • Processador principal: • Gerenciador de timer e de tarefas: responsável pela gerência de timer e interrupções, bem como pela gerência dos instantes de ativação das tarefas concorrentes e sincronização com outras unidades de processamento do sistema distribuído de automação. • Processador de comunicação: responsável pela comunicação entre tarefas, incluindo o mapeamento para o protocolo de comunicação usado no barramento industrial (como por exemplo o Profibus). • Periféricos, tais como memórias, co-processadores aritméticos, unidades de disco, etc. A principal novidade proposta é o aproveitamento do baixo custo dos microcontroladores comerciais, atribuindo funções específicas para cada um, deixando o peso computacional do sistema operacional, na sua maior parte, em processadores diferentes do responsável pelo processamento das tarefas da aplicação. Dentre as vantagens da arquitetura proposta cabe aqui mencionar: • Aumento do poder de processamento de uma Unidade de Processamento das tarefas da aplicação do usuário. • Maior facilidade em obter o determinismo temporal, característica fundamental em sistemas tempo-real distribuídos. • Possibilidade de utilização de algoritmos de escalonamento mais complexos e especializados, sem uma sobrecarga proibitiva no desempenho do sistema. Os primeiros resultados obtidos com esta arquitetura, quando comparados com o exemplo industrial utilizado, são promissores. A recepção da comunidade científica também foi positiva, fato que pode ser medido pela aceitação dos diversos artigos apresentados e/ou publicados que basearam-se na arquitetura proposta nesta dissertação, quais sejam o 4th IFAC Workshop on Algorithms and Architectures for Real-Time Control [PoPe97b], Special Section of IFAC Control Engineering Practice Journal [PoPe97c], Tercer Taller Iberoamericano de Microeletrónica y sus Aplicaciones [Souza97], Euromicro'97 Workshop on Real-Time Systems [Parisoto97], Seminário Interno do DELET e IEE [PoPe96], Revista Egatea [PoPe97a] e o XII Congresso Brasileiro de Automática [PPS98]. / This work presents a low-cost hardware architecture that enhances the performance and increases the predictability of real-time distributed systems. The proposed architecture overcomes one of the major drawbacks of conventional architectures based on a single processar: the overload imposed by operating system activities. The architecture makes use of dedicated hardware units based on low cost microcontrollers. One microcontroller takes care of functions involving the management of task scheduling and time-dependent activation. Since scheduling algorithm tasks do not compete with application tasks anymore, they can be even more sophisticated and specialized. Another microcontroller is responsible for all activities related to inter-process communication, including the execution of communication drivers. It uses the processing capability to exchange data with the network, allowing the last microcontroller to expend more time in operations associated with the user's application. Not only the overall system performance is increased but the system behavior tends to be more deterministic, a very important characteristic when developing real-time applications.

Sistemas em tempo real caracterizam-se como tal quando seu correto funcionamento depende não apenas do correto processamento lógico de entradas e saídas, mas também da observância de restrições temporais na geração dos sinais de saída. Assim sendo, uma das características principais de dispositivos usados em aplicações em tempo real é seu determinismo, ou seja, sua capacidade de responder, em qualquer circunstância, dentro de limites de tempo previamente determinados. Sendo esta característica um requisito básico, percebe-se a vantagem de dispor de um hardware que a incorpore. Facilitando o desenvolvimento de aplicações para esse tipo de controle, com um melhor desempenho. Visando atender esta necessidade, este trabalho apresenta uma arquitetura de hardware de baixo custo para desenvolvimento de aplicações com requisitos de tempo-real para sistemas de controle distribuído. Cada unidade de processamento da arquitetura distribuída é formada pelos seguintes elementos: • Processador principal: • Gerenciador de timer e de tarefas: responsável pela gerência de timer e interrupções, bem como pela gerência dos instantes de ativação das tarefas concorrentes e sincronização com outras unidades de processamento do sistema distribuído de automação. • Processador de comunicação: responsável pela comunicação entre tarefas, incluindo o mapeamento para o protocolo de comunicação usado no barramento industrial (como por exemplo o Profibus). • Periféricos, tais como memórias, co-processadores aritméticos, unidades de disco, etc. A principal novidade proposta é o aproveitamento do baixo custo dos microcontroladores comerciais, atribuindo funções específicas para cada um, deixando o peso computacional do sistema operacional, na sua maior parte, em processadores diferentes do responsável pelo processamento das tarefas da aplicação. Dentre as vantagens da arquitetura proposta cabe aqui mencionar: • Aumento do poder de processamento de uma Unidade de Processamento das tarefas da aplicação do usuário. • Maior facilidade em obter o determinismo temporal, característica fundamental em sistemas tempo-real distribuídos. • Possibilidade de utilização de algoritmos de escalonamento mais complexos e especializados, sem uma sobrecarga proibitiva no desempenho do sistema. Os primeiros resultados obtidos com esta arquitetura, quando comparados com o exemplo industrial utilizado, são promissores. A recepção da comunidade científica também foi positiva, fato que pode ser medido pela aceitação dos diversos artigos apresentados e/ou publicados que basearam-se na arquitetura proposta nesta dissertação, quais sejam o 4th IFAC Workshop on Algorithms and Architectures for Real-Time Control [PoPe97b], Special Section of IFAC Control Engineering Practice Journal [PoPe97c], Tercer Taller Iberoamericano de Microeletrónica y sus Aplicaciones [Souza97], Euromicro'97 Workshop on Real-Time Systems [Parisoto97], Seminário Interno do DELET e IEE [PoPe96], Revista Egatea [PoPe97a] e o XII Congresso Brasileiro de Automática [PPS98]. / This work presents a low-cost hardware architecture that enhances the performance and increases the predictability of real-time distributed systems. The proposed architecture overcomes one of the major drawbacks of conventional architectures based on a single processar: the overload imposed by operating system activities. The architecture makes use of dedicated hardware units based on low cost microcontrollers. One microcontroller takes care of functions involving the management of task scheduling and time-dependent activation. Since scheduling algorithm tasks do not compete with application tasks anymore, they can be even more sophisticated and specialized. Another microcontroller is responsible for all activities related to inter-process communication, including the execution of communication drivers. It uses the processing capability to exchange data with the network, allowing the last microcontroller to expend more time in operations associated with the user's application. Not only the overall system performance is increased but the system behavior tends to be more deterministic, a very important characteristic when developing real-time applications.

Orientador: Mauricio Ferreira Magalhães / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T13:46:35Z (GMT). No. of bitstreams: 1 Vieira_SibeliusLellis_D.pdf: 10404645 bytes, checksum: 16d3cc620d9d7a89700ad99ff249c84e (MD5) Previous issue date: 1994 / Resumo: Atualmente, uma abordagem metodológica formal é fundamental para se construir sistemas computacionais de caráter crítico. Estes sistemas, denominados SIstemas de Tempo-Real Crítico(STRC), baseiam-se no fato de que as restrições temporais quantitativas devem ser obedecidas. Tal característica se deve ao fato de que STRCs são, em geral, sistemas dedicados integrados em sistemas maiores que monitoram e controlam um ambiente físico. Este trabalho está inserido dentro do paradigma de flexibilidade e previsibilidade para STRCs que consistem, respectivamente, na capacidade de adaptação do sistema a um ambiente variável e, ao mesmo tempo, na capacidade de prever que determinados comportamentos, que comprometam a operação do sistema, nunca irão ocorrer. Vamos nos concentar na busca de soluções para testes de escalonabilidade que sejam apropriados para STRCs em ambientes dinâmicos. Portanto, estaremos lidando com sistemas onde as tarefas computacionais têm parâmetros que variam no tempo. Serão abordados vários modelos de escalonamento de tarefas, tanto periódicas quanto esporádicas, partindo-se de situações mais simples, onde as tarefas são independentes e, portanto, completamente preemptíveis, até situações onde as tarefas podem apresentar relações de precedência. Inicialmente, investigamos a escalonabilidade de um conjunto de tarefas periódicas com prazo arbitrário, através do fator de utilização. Propomos um teste de escalonabilidade adequado aos propósitos de um escalonamento on-line eficiente, A ,partir daí, verificamos que um servidor esporádico dinâmico pode ser empregado para o teste de escalonabilidade de tarefas em tempo de execução, e apresentamos uma condição suficiente para o escalonamento de tarefas esporádicas em tempo de execução, bem como, reformulamos uma condição necessária e suficiente, de tal forma a atender os requisitos de teste rápido. Através de simulações, analisamos o nível de eficiência das condições suficientes e da condição exata proposta. Para garantir que as tarefas esporádicas essenciais possam cumprir seus prazos, mesmo em situações de sobrecarga, propomos um algoritmo de escalonamento que garanta que tarefas mais importantes possam ser escalonadas com sucesso. Verificamos que o algoritmo proposto, embora seja computacionalmente rápido, tem uma eficiência muito próxima à eficiência de um algoritmo ótimo para o problema referido. Por fim, tratamos o caso em que algumas tarefas periódicas mantêm relações de interdependência, de tal forma a produzir um teste global de escalonabilidade para tarefas periódicas que possuem relações de precedência e tarefas esporádicas com grau de funcionalidade diferente, procurando maximizar a utilização da UCP e garantir a escalonabilidade de tarefas essenciais / Abstract: Nowadays, the design and implementation of Hard Real-Time(HRT) Systems can only be accomplished through a formal methodological approach. These HRT systems are based upon the fact that the quantitative temporal behaviour must be meto Otherwise, severe negative consequences may occur and be spread in the environment. Such behaviour is due to the fact that HRT systems are, generally, embebbed in larger systems that control physical processes. This work is closely tied to the fiexibility and predictability paradigm. This paradigm requires that the HRT system must be fiexible enough to adapt to its environment, and, at the same time, that the desired behaviour will be guaranteed to occur, insuring a safe system. Flexibility relates itself to dynamic reconfiguration( on-line), while predictability will guarantee that the behaviour is according to what is expected. In this way, these aspects may confiict with each other. In this work, we search for schedulability tests that are suitable when dealing with dynamic environment HRT systems. Thus, we allow systems whose comimtational tasks might have varying parameters, for example, variable worst case execution time. The research core contributes to the scheduling theory of periodic and sporadic tasks, particularly when on-line tests are necessary. It will be seen several scheduling models of periodic and sporadic tasks, from the very simple assumptions, where tasks are independent and completely preemptible, up to cases where precedence relations occurs. Initially, we investigate the schedulability of a periodic task set with arbitrary deadlines, through the utilization factor. We propose a schedulability test that is suitable to online scheduling. Then, we drift to a dynamic sporadic server, that can be used as a schedulability test at execution time, and we provide a suflicient condition for sporadic test scheduling as well as redesign an exact condition in order to fullfill the timetable. Through the simulations, we analyse how accurate our condition is working. In order to guarantee that the most important sporadic tasks will met their temporal constraints, even operating at overload, we propose a scheduling algorithm that will try to guarantee important tasks and not to jeopardize urgent tasks. We show that our algorithm is computationally fast and has a great eflicient average. Finally, we deal with periodic tasks that present precedence relations, such that they can be embebbed in a system with sporadic and independent periodic tasks and the overall schedulability may be tested on-line. So, our thesis is very concerned about fiexible environments, as we employ on-line tests, as well as predictable issues, dictated by the applications / Doutorado / Automação / Doutor em Engenharia Elétrica

Orientador: Mauricio Ferreira Magalhães / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-19T09:54:57Z (GMT). No. of bitstreams: 1 SilvaJunior_AlfredoFranciscoda_M.pdf: 5599087 bytes, checksum: ff38a33c7aecfe4670a43e7d20c8a1d6 (MD5) Previous issue date: 1994 / Resumo: Neste trabalho é proposto um depurador de sistemas de tempo real denominado DEBUGMOSI. O ambiente de depuração prevê duas formas de operação: a) Utilização de duas máquinas distintas, uma "rodando" o depurador e outra a aplicação, interligadas por linha serial para tratar os níveis iniciais de desenvolvimento ou testes, onde o objetivo é verificar a existência de erros graves de projeto e validar algoritmos, nestas fases o fator tempo pode ser relegado a um segundo plano. Normalmente; b) Uso de uma única máquina contendo o depurador. A entrada deste último é um arquivo de eventos gerado pelo próprio núcleo de tempo real quando da execução da aplicação em uma sessão anterior, sem a participação do depurador. Dessa forma, é possível conseguir-se um "replay" da execução do aplicativo sob teste. A vantagem do uso desta técnica é a possibilidade de se repetir a execução do arquivo de eventos diversas vezes, garantindo sempre o mesmo comportamento, assim como da não influência do depurador nos resultados obtidos possibilitando seu uso em casos em que as restrições de tempo sejam severas / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Tese (Doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico. / Made available in DSpace on 2012-10-17T23:07:30Z (GMT). No. of bitstreams: 0 / CORBA é uma infra-estrutura de middleware emergente com padronização aberta que está recebendo uma grande aceitação por facilitar a programação de objetos distribuídos. CORBA está sendo estendido através da especificação de interfaces e abstrações necessárias para suportar aplicações com restrições temporais. Essas novas abstrações habilitarão uma variedade de modelos de programação para aplicações de tempo real. O presente trabalho aborda o desenvolvimento de um modelo de programação adaptativo para aplicações distribuídas de tempo real usando conceitos CORBA. O modelo combina a técnica de invocação envolvendo polimorfismo temporal com a garantia (m,k)-firm.

A crescente complexidade dos sistemas tempo-real embarcados demanda novas metodologias e ferramentas para gerenciar os problemas de projeto, análise, integração e validação de sistemas complexos. Este trabalho aborda o tema co-projeto de sistemas tempo-real embarcados, propondo estratégias para a integração das fases iniciais de modelagem de um sistema tempo-real embarcado com as fases subseqüentes do projeto, como a implementação do software e do hardware. É proposto um framework orientado a objetos que permite a criação de modelos orientados a objetos de sistemas tempo-real embarcados, utilizando conceitos temporais similares aos propostos em UML-RT (ou mais especificamente no UML Profile for Schedulability, Performance and Time). É proposta uma estratégia de mapeamento dos requisitos temporais dos diagramas UMLRT para uma interface de programação (API) baseada na “Especificação Tempo-Real para Java” (Real-Time Specification for Java ou RTSJ), a qual pode ser executada tanto em software – em programas RTSJ executando em máquinas virtuais Java (JVM) tempo-real – ou em hardware – em processadores Java Tempo-Real. Para permitir o mapeamento para hardware são propostas extensões tempo-real ao processador Java FemtoJava, desenvolvido no âmbito de dissertações de mestrado e projetos de pesquisa no PPGC, criando-se um novo processador tempo-real denominado de RT-FemtoJava. Dentre as extensões propostas ao processador FemtoJava destaca-se a inclusão de um relógio de tempo-real e o suporte a instruções para alocação e manipulação de objetos. Os conceitos propostos foram validados no âmbito de estudos de caso, sendo os resultados obtidos descritos na presente dissertação.

A crescente complexidade dos sistemas tempo-real embarcados demanda novas metodologias e ferramentas para gerenciar os problemas de projeto, análise, integração e validação de sistemas complexos. Este trabalho aborda o tema co-projeto de sistemas tempo-real embarcados, propondo estratégias para a integração das fases iniciais de modelagem de um sistema tempo-real embarcado com as fases subseqüentes do projeto, como a implementação do software e do hardware. É proposto um framework orientado a objetos que permite a criação de modelos orientados a objetos de sistemas tempo-real embarcados, utilizando conceitos temporais similares aos propostos em UML-RT (ou mais especificamente no UML Profile for Schedulability, Performance and Time). É proposta uma estratégia de mapeamento dos requisitos temporais dos diagramas UMLRT para uma interface de programação (API) baseada na “Especificação Tempo-Real para Java” (Real-Time Specification for Java ou RTSJ), a qual pode ser executada tanto em software – em programas RTSJ executando em máquinas virtuais Java (JVM) tempo-real – ou em hardware – em processadores Java Tempo-Real. Para permitir o mapeamento para hardware são propostas extensões tempo-real ao processador Java FemtoJava, desenvolvido no âmbito de dissertações de mestrado e projetos de pesquisa no PPGC, criando-se um novo processador tempo-real denominado de RT-FemtoJava. Dentre as extensões propostas ao processador FemtoJava destaca-se a inclusão de um relógio de tempo-real e o suporte a instruções para alocação e manipulação de objetos. Os conceitos propostos foram validados no âmbito de estudos de caso, sendo os resultados obtidos descritos na presente dissertação.

A crescente complexidade dos sistemas tempo-real embarcados demanda novas metodologias e ferramentas para gerenciar os problemas de projeto, análise, integração e validação de sistemas complexos. Este trabalho aborda o tema co-projeto de sistemas tempo-real embarcados, propondo estratégias para a integração das fases iniciais de modelagem de um sistema tempo-real embarcado com as fases subseqüentes do projeto, como a implementação do software e do hardware. É proposto um framework orientado a objetos que permite a criação de modelos orientados a objetos de sistemas tempo-real embarcados, utilizando conceitos temporais similares aos propostos em UML-RT (ou mais especificamente no UML Profile for Schedulability, Performance and Time). É proposta uma estratégia de mapeamento dos requisitos temporais dos diagramas UMLRT para uma interface de programação (API) baseada na “Especificação Tempo-Real para Java” (Real-Time Specification for Java ou RTSJ), a qual pode ser executada tanto em software – em programas RTSJ executando em máquinas virtuais Java (JVM) tempo-real – ou em hardware – em processadores Java Tempo-Real. Para permitir o mapeamento para hardware são propostas extensões tempo-real ao processador Java FemtoJava, desenvolvido no âmbito de dissertações de mestrado e projetos de pesquisa no PPGC, criando-se um novo processador tempo-real denominado de RT-FemtoJava. Dentre as extensões propostas ao processador FemtoJava destaca-se a inclusão de um relógio de tempo-real e o suporte a instruções para alocação e manipulação de objetos. Os conceitos propostos foram validados no âmbito de estudos de caso, sendo os resultados obtidos descritos na presente dissertação.