Spelling suggestions: "subject:"assemblages 3D""
1 |
Assemblages de puissance innovants haute température - haute tension pour composants Si dédiés aux applications embarquées aéronautiques, automobiles et ferroviaires / Innovative power assemblies for high temperature - high voltage for Si components to aeronautic, automobile and train applications.Barrière, Maxime 16 November 2017 (has links)
L’électronique de puissance est un domaine en mutation. Les environnements et les conditions de fonctionnement des modules de puissance sont de plus en plus sévères : hautes températures, tension et courant élevés. De plus, le frittage d’argent a été introduit dans les modules, en remplacement des joints brasés principalement composés de plomb. C’est la combinaison de ces évolutions qui ont motivés nos travaux. Dans l’objectif d’améliorer la conception des modules de puissance, ces travaux proposent d’augmenter la dissipation des modules grâce aux structures verticales-3D. Un onduleur triphasé vertical-3D a été conçut avec des puces Si reportées par frittage d’argent. Des caractérisations électriques et thermiques ont été réalisées et ont permis de montrer l’apport de cette technologie. Cette étude est couplée à des simulations numériques thermiques et électrostatiques permettant de mettre en lumière les enjeux de cette méthode d’assemblage. / Power electronics is a changing field. The environments and operating conditions of power modules are more severe: higher temperature, higher voltage and higher current. In addition, silver sintering was introduced in power modules to replace solders composed by lead. The combinations of these developments have motivated our work. In order to improve the design of the power modules our researches purpose to increase the dissipation of power modules with a3D-vertical structure. A three-phase inverter with3D-vertical structure has been designed with a Si dice sintered. Thermal and electrical characterizations were performed and allowed to show the contribution of this technology. This study is coupled to thermal and electrostatic Finite Element Method simulations to highlight and improve the possible issues of this assembly.
|
2 |
Conception et mise au point d'un procédé d'assemblage (Packaging) 3D ultra-compact de puces silicium amincies, empilées et interconnectées par des via électriques traversant latéralement les résines polymères d'enrobage / Design and development of three-dimensional assembly of integrated circuits embedded in a polymerAl attar, Sari 11 July 2012 (has links)
Ce travail de thèse vise la définition et la mise au point de technologies pour l'empilement depuces microélectroniques dans un polymère et connectées électriquement par des viastraversants. Il explore deux voies : l’une de caractère industriel, utilisant une résine époxychargée en billes de silice E2517, l'autre, plus exploratoire, est basée sur l'utilisation de laSU8.Nous avons travaillé sur la mise au point des différentes étapes permettant d'empiler 4niveaux de puces amincies à 80 microns (enrobées) et empilées sur des épaisseurs de l'ordredu millimètre. Le problème du perçage des vias a été abordé et étudié à travers la mise aupoint de procédés d'usinage au laser des résines de type industriel. La métallisation encouches minces de ces trous de facteur de forme élevée (20) a été menée de sorte à atteindredes valeurs de résistance d'accès les plus faibles possibles.Un comparatif des deux voies utilisant la SU8 et la résine E2517 a été effectué et ses résultatscommentés en termes de faisabilité techniques et ses projections dans le domaine industriel.Des tests de fiabilité thermomécaniques ont été menés de concert avec une modélisation paréléments fini afin de valider les résultats des expérimentations réalisées dans le cadre de cetteétude / The subject of this thesis is the definition and development of TPV (Through Polymer Via)technology to stacking chips. The principal objective is to increase the potentialities of thevertical staking (complex IC; multiple I/O...) of Si chips without loss of performance or yield.The technique used consists to surround the IC chips by using particular resin and to fill (withmetallic films) the vertical holes drilled in this material. It explores two ways: one of anindustrial character, using an epoxy resin filled with silica beads E2517, other, moreexploratory, is based on the use of SU8.We worked on the development of different stages to stack four levels of chips thinned to 80microns (coated) and stacked on the thickness of one millimeter. The problem of drilling viashas been discussed and studied through the development of laser drilling processes ofindustrial resins. The thin-film metallization of the holes of high aspect ratio (20) wasconducted in order to reach values of access resistance as low as possible.A comparison of the two channels using SU8 resin and E2517 was carried out and the resultsdiscussed in terms of technical feasibility and its projections in the industrial field.Thermomechanical reliability tests were conducted in conjuction with finite element modelingto validate the results of experiments conducted in this study.
|
Page generated in 0.0529 seconds