Spelling suggestions: "subject:"capacitância"" "subject:"capacitación""
1 |
Nova metodologia para a estimativa de capacitância e consumo de potência de portas lógicas complexas CMOS no nível lógico / New methodology to the estimative of capacitance and power consumption of complex logic gates cmos at logic levelGhissoni, Sidinei 31 October 2005 (has links)
Conselho Nacional de Desenvolvimento Científico e Tecnológico / This dissertation presents a methodology of capacitance estimation and power consumption in CMOS circuits combinational constituted basically of complex logic gates at logic level. The main objective in the development of this method is to provide a fast estimate of the power consumption of circuits at the logical design gates. Of this form, the considered method allows to the application of techniques to the reduction of power consumption or the alteration of the design before being prototyped. The consumed dynamic power in complex logic gates depends on the following factors: switching activity of each circuit node, voltage of supplies, parasite capacitance and clock frequency. With the exception of the parasite capacitance, all other parameters are easily determined. The analysis proposed in this dissertation, treats estimative of the dynamic power consumption of complex logic gates, through the estimate of the parasite capacitance CMOS devices. The model considered here concentrates all internal capacitances on the external gate nodes depending on the combinations of the input signals. The resulting capacitance in an only external node of an input of the gate is resulted of the transitions of inputs of the too much nodes on the node that if wants to determine. The results obtained in this work, regarding the estimate of power consumption of the complex logic gates, had been considered satisfactory, once they had presented a maximum error of 10% when compared with to the electric simulation result preformed with ELDO. Moreover, the method supplies significant reduction in the simulation time of the circuits, being able esteem the power consumption of a circuit up to 200 times faster than gotten to the simulated electric level with ELDO tool. / Este trabalho apresenta uma metodologia de estimativa de capacitâncias e de consumo de potência de circuitos CMOS constituídos basicamente por portas lógicas complexas no nível lógico. O principal objetivo no desenvolvimento deste método é fazer uma rápida previsão do consumo de potência de circuitos ainda na fase de projeto lógico composto de portas complexas. Desta forma, o método proposto permite a aplicação de técnicas de redução de consumo de potência ou a alteração de todo o projeto antes de ser prototipado. A potência dinâmica consumida em portas lógicas complexas depende dos seguintes fatores: atividade de comutação de cada nó do circuito, tensão de alimentação, freqüência de operação e da capacitância parasita. Com a exceção da capacitância parasita, todos os demais parâmetros são facilmente determinados. A análise proposta nesta dissertação, trata da aproximação (cálculo aproximado) do consumo de potência dinâmica de portas lógicas complexas, através da estimativa da capacitância parasita dos dispositivos CMOS. O modelo aqui proposto concentra as capacitâncias nos nós externos das portas, que variam em função das combinações dos sinais de entrada. A capacitância resultante, representada em um único nó externo da entrada da porta analisada, é resultado das transições dos sinais das demais entradas que agem sobre o nó que se quer determinar. Os resultados obtidos neste trabalho a respeito da estimativa de consumo potência das portas lógicas complexas foram considerados satisfatórios, pois apresentaram um erro máximo de 10% quando comparados às simulações elétricas pelo uso da ferramenta ELDO. Além disso, o método fornece significante redução no tempo de simulação dos circuitos, podendo estimar o consumo de potência de um circuito até 200 vezes mais rápido que obtido ao nível elétrico simulado com a ferramenta ELDO.
|
2 |
Sistema eletrônico de alto fator de potência com entrada universal e controle de intensidade luminosa para o acionamento de leds / High power factor universal input voltage led driver with dimming capabilityMenke, Maikel Fernando 23 December 2016 (has links)
This master thesis presents the development of a 100 W LED driver, suitable for outdoor and street lighting. In
order to match the driver and LED features, special functionalities are added to the electronic system. To obtain a
long lifetime, electrolytic capacitor are exchanged by film capacitor, with longer useful lifetime. However, this
practice outcome in higher bus voltage ripple, which have to be compensated in the LED current control stage,
named as power control stage. To achieve special functionalities, the proposed driver is designed to operate with
universal input voltage and dimming capability, being the entire driver control implement in a digital way,
increasing significantly the LED driver flexibility. After the literature review, which aimed to evaluate the
characteristics of the LED driver topology structure, the two independent stage topology is selected. The buckboost
converter operating in discontinuous conduction mode is employed on the power factor correction stage.
The power control stage is composed by the DC/DC LLC resonant converter. Once the LED driver topology is
defined, each converter is designed, following by the small signal modeling and the control system design.
Experimental results of the driver operating with a reduced bus voltage capacitance (25 μF), are presented for a
universal input voltage (85 – 265 VRMS) and different dimming levels (100% − 30%). A high power factor (> 0,94)
and a medium to high efficiency (> 82%) is noticed in whole operation points, as well as, a reduced flicker (<
10%), being in accordance with the recent released IEEE Std 1789-2015 and IEC61000-3-2 Class C. / Este trabalho apresenta o desenvolvimento de um driver para o acionamento de um módulo de LEDs de 100 W,
destinado a iluminação de exteriores ou iluminação pública. De forma a compatibilizar as características do LED
com o driver, diferentes funcionalidades e condições de operação são adicionadas ao sistema eletrônico
desenvolvido. Para alcançar longa vida útil, o driver desenvolvido substituiu os capacitores eletrolíticos por
capacitores de filme. No entanto, essa prática resulta em maiores ondulações da tensão de barramento, as quais
são compensadas pelo estágio de controle da corrente dos LEDs. De modo a aumentar as funcionalidades do driver,
o mesmo opera com tensão de entrada universal e controle da intensidade luminosa, sendo o sistema de controle
do driver implementado de forma digital, aumentando consideravelmente sua flexibilidade. Após revisão da
literatura, a qual objetivou avaliar as características das estruturas e topologias empregadas em drivers para LEDs,
seleciona-se a estrutura de dois estágios independentes. O conversor buck-boost operando no modo de condução
descontínuo de corrente é empregado no estágio de correção do fator de potência. Para o estágio de controle da
corrente dos LEDs, utiliza-se o conversor CC/CC meia ponte ressonante LLC. Definida a estrutura topológica,
bem como os conversores utilizados, o projeto dos elementos é desenvolvido, seguido da modelagem dinâmica e
do projeto do sistema de controle de cada estágio. Resultados experimentais do driver com reduzida capacitância
de barramento (25 μF) mostram a sua operação com tensão de entrada universal (85 – 265 VRMS) e controle de
intensidade luminosa (100% − 30%). Verificou-se um alto fator de potência (> 0,94) em toda a faixa de operação,
rendimento média-alto (> 82%), bem como reduzida modulação de intensidade luminosa (< 10%), estando em
conformidade com a IEEE Std 1789-2015 e a IEC61000-3-2 Classe C.
|
3 |
Capacitance reduction in off-line led drivers by using active ripple compensation techniquesSoares, Guilherme Márcio 18 November 2017 (has links)
Submitted by Geandra Rodrigues (geandrar@gmail.com) on 2018-01-08T12:01:24Z
No. of bitstreams: 1
guilhermemárciosoares.pdf: 24810934 bytes, checksum: d538ec8cfbd6bb9363a5aa07343bda48 (MD5) / Approved for entry into archive by Adriana Oliveira (adriana.oliveira@ufjf.edu.br) on 2018-01-22T18:36:09Z (GMT) No. of bitstreams: 1
guilhermemárciosoares.pdf: 24810934 bytes, checksum: d538ec8cfbd6bb9363a5aa07343bda48 (MD5) / Made available in DSpace on 2018-01-22T18:36:10Z (GMT). No. of bitstreams: 1
guilhermemárciosoares.pdf: 24810934 bytes, checksum: d538ec8cfbd6bb9363a5aa07343bda48 (MD5)
Previous issue date: 2017-11-18 / CAPES - Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / Este documento apresenta uma nova técnica para a minimização da ondulação de baixa frequência, típica de conversores para o acionamento de LEDs alimentados a partir da rede elétrica. Esta estratégia baseia-se na modulação em baixa frequência da razão cíclica do conversor de modo que a ondulação de corrente possa ser reduzida e, consequentemente, as capacitâncias de filtragem do conversor possam ser minimizadas. Esta técnica foi desenvolvida para a aplicação em conversores de malha única, como é o caso de conversores de estágio único ou mesmo dois estágios integrados. A modulação da razão cíclica é projetada de maneira que o comportamento de baixa frequência das principais variáveis do conversor seja alterado, permitindo uma redução da ondulação da corrente de saída ao custo de um incremento cotrolado no conteúdo harmônico da corrente de entrada. Duas possíveis metodologias para a implementação da técnica proposta são discutidas ao longo do trabalho. A primeira envolve a injeção de harmônicas específicas no sinal da razão cíclica do conversor através de ramos adicionais na estrutura de controle. Esta abordagem foi aplicada para projetar um controlador de LEDs baseado em um conversor flyback e também em uma topologia integrada baseada na conexão cascata de dois conversores Buck-boost. Este estudo inicial foi expandido para outros conversores e uma análise generalizada acerca da influência da modulação da razão cíclica no comportamento de controladores de LED alimentados a partir da rede elétrica é apresentada. A segunda metodologia para a implementação da compensação ativa da ondulação de baixa frequência do conversor é baseada na otimização de um controlador proporcional-integral a fim de que tal elemento influencie não só no comportamento dinâmico do circuito, mas também na característica de baixa frequência do conversor. Por fim são discutidas as principais contribuições da tese e algumas propostas para trabalhos futuros são apresentadas / This document presents a novel approach for low-frequency output current ripple minimization in off-line light-emitting diode (LED) drivers. This strategy is based on the large-signal modulation of the duty-cycle so that the output ripple can be reduced and, consequently, the required filtering capacitances of the converter can be somehow decreased. This technique is devised to be used on converters in which a single control loop is employed, such as off-line single-stage or integrated converters. The duty-cycle modulation is used to change the shape of the main waveforms of the converter, especially the input and output currents. This allows for a reduction of the output current peak-to-peak ripple while the harmonic content of the input current is increased but kept within the limits imposed by the IEC standard. Two methodologies for implementing the proposed technique are discussed along the text. The first one is related to the injection of harmonic components to the duty cycle signal by means of additional branches inserted in the conventional control structure. This approach was applied to design an off-line flyback-based LED driver and also a circuit based on the Integrated Double Buck-boost converter. This first study was expanded to other topologies and a generalized analysis regarding the impact of the duty cycle modulation on off-line converters is then presented. The second methodology for implementing the ripple compensation is based on the optimization of a proportional-integral controller so that this element is designed to influence not only in the dynamic behavior of the circuit, but also in its low-frequency characteristic. Finally, the main contributions of this work are discussed and the proposals for future works are presented.
|
Page generated in 0.0608 seconds