L’électronique de puissance a un rôle de plus en plus grandissant dans les systèmes de transports : voitures électriques et hybrides, trains et avions. Pour ces applications, la sécurité est un point critique et par conséquent la fiabilité du système de puissance doit être optimisée. La connaissance du temps de fonctionnement avant défaillance est une donnée recherchée par les concepteurs de ces systèmes. Dans cette optique, un indicateur de défaillance précoce permettrait de prédire la défaillance des systèmes avant que celle-ci soit effective. Dans cette thèse, nous nous sommes intéressés à la caractérisation électromécanique des puces de puissance IGBT et MOSFET. L’exploitation de cette caractérisation devrait permettre, à plus long terme, de mettre en évidence un indicateur de l’état mécanique des assemblages de puissance à des fins de fiabilité prédictive. / Power electronics has a role increasingly growing up in transport:electric and hybrid vehicles, trains and aircraft. For these applications, security is a critical point, thus the reliability of the power assembly must be optimized. The knowledge of time to failure is very important information for the designers of these systems. Inthis context, an early failure indicator would predict system failuresbefore it becomes effective. In this thesis, we focused on the electromechanical characterization of power transistors: MOSFET and IGBT. Based on these results this electromechanical characterization should help us in the longer term, to highlight an early failure indicator of the power assembly.

Ce travail de recherche porte sur l’étude de l’effet du vieillissement par fatigue électrothermique sur la compatibilité électromagnétique des composants de puissance à base de carbure de silicium. Il est axé sur deux grandes parties ; une partie expérimentale et une autre plus orientée modélisation. Sur le plan expérimental, cette thèse étudie l’effet du vieillissement des transistors à base de carbure de silicium utilisés dans les convertisseurs statiques sur les perturbations électromagnétiques générées par ces convertisseurs. La deuxième partie porte sur la modélisation de ces transistors afin d’émuler l’effet de leur vieillissement sur les perturbations électromagnétiques des modules qu’ils composent. Cette dernière étape repose sur une étude de l’évolution des caractéristiques électriques statiques et dynamiques effectuées sur le composant sous test pour extraire les principaux paramètres intrinsèques du transistor de puissance dégradé après les séries de stress appliquées. En effet, ces paramètres intrinsèques dégradés émulent l’effet du vieillissement et sont représentatifs des principaux phénomènes pouvant influencer les convertisseurs de puissance étudiés. De ce fait, le changement de leurs valeurs dans le modèle du dit composant, décrit en VHDL-AMS et implémenté sur le simulateur de type circuit ANSYS SIMLORER, nous permet d’obtenir un modèle d’un tel composant après vieillissement. Cette étape a permis de valider la méthodologie développée pour la simulation des perturbations électromagnétiques conduites d’un composant sain dans un premier temps et d’un composant vieilli dans un second. Globalement, cette approche de modélisation innovante développée dans ce travail permet d’aider les concepteurs des convertisseurs statiques à prédire les perturbations électromagnétiques conduites avant et après vieillissement sans passer par la mesure et ses points faibles. Ceci apporte des informations complémentaires sur l’évolution des signatures CEM de tels modules durant sa durée de vie et d’estimer donc le risque lié au vieillissement des composants. / This research work focuses on the electrothermal aging effect on the electromagnetic compatibility of power components based on silicon carbide SiC. It focuses on two major parts ; an experimental part and another more oriented modelization. Experimentally, this thesis studies the aging effect of SiC transistors used in static converters on the electromagnetic interferences EMI generated by these converters. The second part deals with the modeling of these transistors in order to emulate the effect of their aging on the EMI of the modules they compose. This step made it possible to validate the methodology developed for the simulation of the conducted EMI of a healthy SiC MOFSET at first and of an aged SiC MOSFET in a second time. Overall, this innovative modeling approach developed in this work helps the designers of static converters to predict the conducted EMI before and after aging without going through the measurement. This provides additional information on the evolution of the EMC signatures of such modules during its lifetime and thus to estimate the risk associated with the aging of the components.

Un modèle de commutation de mémoires résistives (ReRAM) est présenté. Celui-ci est basé sur deux hypothèses : (1) la commutation résistive est causée par des changements qui se produisent dans la zone étroite (région active) du filament conducteur sous l'influence du champ électrique et (2) la commutation résistive est un processus stochastique, donc régi par une probabilité. La région active est représentée par un réseau de connexions verticales, chacune composée de trois éléments électriques : deux d'entre eux sont de faible résistance tandis que le troisième agit comme un disjoncteur et peut être soit de résistance faible (LR) ou élevée (HR). Dans ce modèle, le changement d'état du disjoncteur est régi par une probabilité de commutation (P$_{s}$) qui est comparée à un nombre aléatoire « p ». P$_{s}$ dépend de la chute de tension le long du disjoncteur et de la tension de seuil, V$_{set}$ ou V$_{reset}$, pour définir les processus de « set » (HR à LR) et « reset » (LR à HR). Deux mécanismes de conduction ont été envisagés : ohmique pour un état LR et pour un état de résistance élevée l'effet tunnel facilité par un piège (TAT). Le modèle a été implémenté avec le langage de programmation Python et fonctionne avec une bibliothèque C externe qui optimise les calculs et le temps de traitement. Les résultats de la simulation ont été validés avec succès en les comparant avec des courbes courant-tension (IV) mesurées sur dispositifs ReRAM réels dont l'oxyde était fait de HfO$_{2}$ et pour neuf aires différentes. La flexibilité et la facilité de mise en œuvre de ce modèle de commutation résistive en font un outil puissant pour l'étude des ReRAM / A model for the switching of resistive random-access memories (ReRAM) is presented. This model is based on two hypotheses: (1) the resistive switching is caused by changes that occur in the narrow zone (active region) of the conductive filament under the influence of the electric field and (2) the resistive switching is a stochastic process governed by a switching probability. The active region is represented by a net of vertical connections, each one composed of three electrical elements: two of them are always low resistive (LR) while the third one acts as a breaker and can be low or high resistive (HR). In the model, the change of the breaker's state is governed by a switching probability (P$_{s}$) that is compared with a random number $p$. P$_{s}$ depend on the voltage drop along the breaker and the threshold voltage, V$_{set}$ or V$_{reset}$ for set (HR to LR) or reset (LR to HR) processes. Two conduction mechanism has been proposed: ohmic for the low resistive state and trap-assisted tunneling (TAT) for the high resistive state. The model has been implemented in Python and works with an external C-library that optimizes calculations and processing time. The simulation results have been successfully validated by comparing measured and modeled IV curves of HfO$_{2}$-based ReRAM devices of nine different areas. It is important to note that the flexibility and easy implementation of this resistive switching model allow it to be a powerful tool for the design and study of ReRAM memories

Les matériaux ferroélectriques sont des matériaux qui possèdent une polarisation spontanée en l'absence de champ électrique, leur conférant plusieurs propriétés intéressantes du point de vue des applications possibles. La réduction de l'épaisseur des couches ferroélectriques vers des films minces et ultra-minces s'est avérée nécessaire notamment en vue de leur intégration dans les dispositifs de la micro et nano-électronique. Cependant, cette diminution a fait apparaître certains phénomènes indésirables au sein des couches minces tels que les courants de fuite. La caractérisation électrique de ces matériaux reste donc un défi afin de comprendre les mécanismes physiques en jeu dans ces films, d'autant qu'une information à l'échelle très locale est maintenant requise. Il est donc nécessaire de faire progresser les techniques de mesure électrique pour atteindre ces objectifs. Durant cette thèse, nous mesurons la polarisation diélectrique de l'échelle mésoscopique jusqu'à l'échelle nanométrique en utilisant des caractérisations purement électriques constituées de mesures Polarisation-Tension, Capacité-Tension et Courant-Tension mais aussi des mesures électromécaniques assurées par une technique dérivée de la microscopie à force atomique et nommée Piezoresponse Force Microscopy. Au cours de nos travaux, nous montrons la limite de certaines techniques de caractérisation classiques ainsi que les artéfacts affectant la mesure électrique ou électromécanique et pouvant mener à une mauvaise interprétation des résultats de mesure. Afin de pousser nos investigations plus loin, nous avons développé de nouvelles techniques de mesure pour s'affranchir de certains signaux parasites dont nous exposerons le principe de fonctionnement. Nous présentons les premières mesures directes de polarisation rémanente à l'échelle du nanomètre grâce à une technique que nous nommons nano-PUND. Ces techniques et méthodes sont appliquées à une variété importante de matériaux tels que Pb(Zr,Ti)O3, GaFeO3 ou BaTiO3 dont, pour certains, la ferroélectricité n'a jamais été démontrée expérimentalement sans ambiguïté. / Ferroelectric materials show a spontaneous dielectric polarisation even in the absence of applied electric field, which confers them interesting possibilities of applications. The reduction of the thickness of ferroelectric layers towards ultra-thin values has been necessary in view of their integration in micro and nano-electronic devices. However, the reduction of thickness has been accompanied by unwanted phenomena in thin layers such as tunneling currents and more generally leakage currents. The electrical characterization of these materials remains a challenge which aims at better understanding the physical mechanisms at play, and requires now a nanometric spatial resolution. To do so, it is thus mandatory to enhance the techniques of electrical measurement. In this work, we measure the dielectric polarisation of ferroelectric films from mesoscopic scale down to the nanometric scale using purely electric characterisation techniques (Polarisation vs Voltage, Capacitance vs Voltage, Current vs Voltage), but also electro-mechanical techniques like Piezoresponse Force Microscopy which derives from Atomic Force Microscopy. We show the limits of several classical techniques as well as the artefacts which affect electrical or electro-mechanical measurement and may lead to an incorrect interpretation of the data. In order to push the investigation further, we have developed and we describe new measurement techniques which aim at avoiding some parasitic signals. We present the first direct measurement of the remnent polarisation at the nanoscale thanks to a technique which we call « nano-PUND ». These techniques and methods are applied to a large variety of materials like Pb(Zr,Ti)O3, GaFeO3 or BaTiO3 which (for some of them), ferroelectricity has not been measured experimentally.

L’amélioration des systèmes électroniques pour le déploiement de l'avion tout électrique dépend de la capacité des composants passifs, tels que les condensateurs, à réduire leur volume, leur masse et leur coût, et augmenter leurs performances et leur fiabilité, particulièrement dans l’environnement aéronautique. Dans ce contexte, cette thèse a eu pour objectif l’étude et le développement de nouvelles technologies de condensateurs pour des applications avioniques. Dans la première partie des travaux, nous abordons l’évaluation de condensateurs céramique de puissance. La technologie céramique constitue, en effet, l’une des rares solutions matures capables de répondre aux exigences des équipementiers. La caractérisation, l’analyse des mécanismes de défaillance, de leurs effets et de leur criticité (AMDEC) ainsi que l’étude de fiabilité et de robustesse de composants commerciaux présentant des architectures originales (condensateurs multi-chips) ont été réalisées. Ces résultats ont été complétés par une étude plus amont sur la caractérisation de céramiques frittées par frittage flash (SPS). Les permittivités colossales de ces matériaux permettraient d’accroitre la fiabilité et la miniaturisation des condensateurs tout en conservant de fortes valeurs de capacité et de tension nominale. La seconde partie, plus fondamentale, a été consacrée au développement de nanoparticules céramique/polymère coeur-écorce pour des applications de condensateurs enterrés, opérant aux radiofréquences. La synthèse et les caractérisations physico-chimiques des nanocomposites ainsi que les procédés de fabrication de condensateurs en couches épaisses sont, en premier lieu, décrits. Une méthode de caractérisation électrique large bande a été mise au point pour permettre l’analyse des propriétés diélectriques et des mécanismes de conduction des nanoparticules. Les performances des dispositifs ont été recherchées en fonction de la température et des procédés de mise en forme. En outre, la durabilité en température de ces derniers a été évaluée. / The improvement of electronic systems for the deployment of all-electric aircrafts depends on the ability of passive components, such as capacitors, to reduce their volume, weight and cost, and to increase their performance and reliability, particularly in the aeronautical environment. In this context, the objective of this thesis was to study and develop novel capacitor technologies for avionics. In the first part of this work, the evaluation of power ceramic capacitors has been discussed. Indeed, the ceramic technology appeared to be one of the few mature solutions meeting the requirements of OEMs. The characterization, the failure mode, effects and criticality analysis (FMECA) and reliability and robustness assessment of commercial components using original architectures (multi-chip capacitors) have been performed. These results have been completed by a more advanced study on the characterization of new ceramics sintered by spark plasma sintering (SPS). The colossal permittivity of these materials could allow to increase reliability and miniaturization of capacitors while maintaining high values of capacitance and voltage rating. The second part, more fundamental, is devoted to the development of core-shell ceramic/polymer nanoparticles for embedded capacitors operating at radiofrequencies. The synthesis and the physicochemical characterization of the nanocomposites as well as the manufacturing processes of the thick film capacitors are first described. A new broadband electrical characterization methodology has been developed to analyze the dielectric properties and the conduction mechanisms of the nanoparticles. The effects of the temperature and the manufacturing process on the device performance have been investigated. In addition, the durability was evaluated.

La thèse intitulée "Conception, caractérisation et optimisation d’un transistor à effet de champ haute tension en Carbure de Silicium (SiC) et de leur diode associée", s’est déroulée au sein du laboratoire AMPERE sous la direction du Prof. D. PLANSON. Des premiers démonstrateurs de JFET ont été réalisés. Le blocage du JFET n'est pas efficace, ceci étant lié aux difficultés de réalisation technologique. Le premier travail a consisté en leur caractérisation précise puis en leur simulation, en tenant compte des erreurs de processus de fabrication. Ensuite, un nouveau masque a été dessiné en tenant en compte des problèmes technologiques identifiés. Les performances électriques de la nouvelle génération du composant ont ainsi démontré une amélioration importante au niveau de la tenue en tension. Dans le même temps, de nouveaux problèmes se sont révélés, qu’il sera nécessaire de résoudre dans le cadre de travaux futurs. Par ailleurs, les aspects de tenue en court-circuit des JFETs en SiC commercialement disponibles ont été étudiés finement. Les simulations électrothermiques par TCAD ont révélé les modes de défaillances. Ceci a permis d'établir finalement des modèles physiques valables pour les JFETs en SiC. / Silicon carbide (SiC) has higher critical electric field for breakdown and lower intrinsic carrier concentration than silicon, which are very attractive for high power and high temperature power electric applications. In this thesis, a new 3.3kV/20A SiC-4H JFET is designed and fabricated for motor drive (330kW). This breakdown voltage is beyond the state of art of the commercial unipolar SiC devices. The first characterization shows that the breakdown voltage is lower (2.5kV) than its theoretical value. Also the on-state resistance is more important than expected. By means of finite element simulation the origins of the failure are identified and then verified by optical analysis. Hence, a new layout is designed followed by a new generation of SiC-4H JFET is fabricated. Test results show the 3.3kV JFET is developed successfully. Meanwhile, the electro-thermal mechanism in the SiC JFETs under short circuit is studied by means of TCAD simulation. The commercial 1200V SIT (USCi) and LV-JFET (Infineon) are used as sample. A hotspot inside the structures is observed. And the impact the bulk thickness and the canal doping on the short circuit capability of the devices are shown. The physical models validated by this study will be used on our 3.3kV once it is packaged.