La presente investigación, está orientada a mejorar el control de la producción de una planta de envases de hojalata para leche evaporada, monitoreando y almacenando la información de la producción de todas las etapas del proceso de fabricación de envases. Obtener indicadores reales en una planta de producción en masa sin un sistema electrónico de monitoreo y almacenamiento de datos, es una tarea imposible para una industria, los indicadores de producción y mantenimiento cuantifican a través de cifras numéricas el estado real de la planta y la disponibilidad de las líneas de producción. La problemática de toda planta de producción, radica en que no existe veracidad de los indicadores de producción y mantenimiento que no permiten desarrollar programas de producción adecuados como también los alcances de las líneas de producción no pueden ser definidos. El hecho de no tener un control de la materia prima que ingresa comparado con la materia prima que sale como envase conformado, trae como consecuencia perdidas monetarias para la empresa, puesto que no se conoce la causa raíz del porque el material de desecho es elevado (merma), las causas pueden ser muchas entre las importantes tenemos fallas del personal de producción y mantenimiento, fallas ocultas en las líneas de producción, fallas del material que se consume de los proveedores, etc. Para incrementar los niveles de producción en una planta se debe tener buen tiempo de producción, buena calidad en los productos y buena disponibilidad de las líneas, si uno de estos factores falla se traduce en pérdidas de dinero que afectan directamente a la empresa, incrementando el precio de coste del producto terminado el cual debe ser disminuido para generar mayores ventas en el mercado y por consecuencia mayores ingresos para la empresa. Para solucionar estos problemas ocultos en una planta de producción de envases se desarrolló un sistema de monitoreo, almacenamiento y gestión de datos, con una red PLC maestro y ET esclavo de la familia Siemens, usando sensores inductivos para el monitoreo de la materia prima de los diferentes niveles de producción. Con la ayuda del software SCADA Indusoft se almacenara constantemente la producción de las líneas, el cual podrá ser observado en las computaras de los supervisores y jefes de la planta, para gestionar la información en el nivel más alto se generara una base de datos en Excel con código Visual Basic para filtrar toda la información del SCADA.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2016. / Submitted by Fernanda Percia França (fernandafranca@bce.unb.br) on 2017-03-08T21:22:12Z No. of bitstreams: 1 2016_VitorVenezaQuimasMacedo.pdf: 1728491 bytes, checksum: e5d32d334677321f2b5ea3b5c03b0b41 (MD5) / Approved for entry into archive by Raquel Viana(raquelviana@bce.unb.br) on 2017-03-24T19:03:33Z (GMT) No. of bitstreams: 1 2016_VitorVenezaQuimasMacedo.pdf: 1728491 bytes, checksum: e5d32d334677321f2b5ea3b5c03b0b41 (MD5) / Made available in DSpace on 2017-03-24T19:03:33Z (GMT). No. of bitstreams: 1 2016_VitorVenezaQuimasMacedo.pdf: 1728491 bytes, checksum: e5d32d334677321f2b5ea3b5c03b0b41 (MD5) / O objetivo do presente trabalho é provar a segurança e eficiência de um protocolo que implementa a interseção privada de conjuntos (Private Set Intersection - PSI) entre dois participantes, Alice e Bob. Neste protocolo Bob possui um conjunto de elementos e deseja saber se este pertence ao conjunto de pontos de Alice, sem, no entanto, Alice saber nada sobre o resultado e Bob não saber nada além da interseção e o tamanho do conjunto de Alice. Para tanto é utilizada, numa primeira abordagem, a avaliação inconsciente de polinômio (ObliviousPolynomialEvaluation) com o uso de uma Terceira Parte Confiável (TPC), conseguindo obter dessa forma a segurança incondicional, em ambientes estáticos, contra adversários ativos. Na sequência é apresentada uma segunda versão do protocolo onde Alice e Bob simulam o papel da TPC, através do uso do algoritmo criptográfico homomórfico de Paillier, porém neste caso obtendo segurança computacional, em ambientes estáticos, contra adversário passivos. Por último é apresentada uma terceira versão do protocolo onde Alice e Bob, sem uma TPC, em uma única fase, usando o algoritmo criptográfico homomórfico de Paillier, em que Bob consegue testar um conjunto com mais do que apenas um elemento, obtendo novamente segurança computacional, em ambientes estáticos, contra adversário passivos Considerando as pesquisas bibliográficas realizadas, este é o primeiro protocolo que implementa a interseção privada de conjuntos provado incondicionalmente seguro no modelo Composto Universalmente (UniversallyComposable - UC). / The present paper goal is to prove the security and efficiency of a protocol that implements private set intersection – PSI between two players, Alice and Bob. Bob possess a set of elements and wishes to know if any of these elements belongs also in Alice set of elements, without, however, Alice knowing anything about the intersection and Bob knowing nothing besides the intersection and the size of Alice set. To conquer this objective, it is used, at a first approach, the oblivious polynomial evaluation using a Trusted Third Party (TTP), which achieves unconditional security, in static environments, against active adversaries. Moreover, it is presented a second version of the protocol where Alice and Bob simulate the TTP role through the use of Paillier homomorphic cryptography algorithm, but in this scenario it is achieved computational security, in static environments, against passive adversaries. At last, it is presented a third version of the protocol, without a TTP, still using Paillier homomorphic cryptography algorithm, where it is possible to test Bob set with more than one element, with the same security level as of the second version. Considering the previous bibliographic research, this is the first protocol that implements private set intersection proved unconditional secure in the Universally Composable - UC -model.

Este trabalho tem como foco principal o estudo de um tipo específico de ataque a sistemas criptográficos. A implementação em hardware, de algoritmos criptográficos, apresenta uma série de vulnerabilidades, as quais, não foram previstas no projeto original de tais algoritmos. Os principais alvos destes tipos de ataque são dispositivos portáteis que implementam algoritmos criptográfico em hardware devido as limitações de seus processadores embarcados. Um exemplo deste tipo de dispositivo são os Smart Cards, os quais, são extensamente utilizados nos sistemas GSM de telefonia móvel e estão sendo adotados no ramo bancário. Tais dispositivos podem ser atacados de diferentes maneiras, por exemplo, analisando-se a energia consumida pelo dispositivo, o tempo gasto no processamento ou ainda explorando a suscetibilidade do hardware a ocorrência de falhas transientes. O objetivo de tais ataques é a extração de informações sigilosas armazenadas no cartão como, por exemplo, a chave criptográfica. Ataques por injeção maliciosa de falhas no hardware são comumente chamados de DFA (Differencial Fault Attack) ou simplesmente fault attack. O objetivo deste trabalho foi estudar como ataques por DFA ocorrem em diferentes algoritmos e propor soluções para impedir tais ataques. Os algoritmos criptográficos abordados foram o DES e o AES, por serem amplamente conhecidos e utilizados. São apresentadas diferentes soluções capazes de ajudar a impedir a execução de ataques por DFA. Tais soluções são baseadas em técnicas de tolerância a falhas, as quais, foram incorporadas à implementações em hardware dos algoritmos estudados. As soluções apresentadas são capazes de lidar com múltiplas falhas simultaneamente e, em muitos casos a ocorrência de falhas torna-se transparente ao usuário ou atacante. Isso confere um novo nível de segurança, na qual, o atacante é incapaz de ter certeza a respeito da eficácio de seu método de injeção de falhas. A validação foi realizada através de simulações de injeção de falhas simples e múltiplas. Os resultados mostram uma boa eficácia dos mecanismos propostos, desta forma, elevando o nível de segurança nos sistemas protegidos. Além disso, foram mantidos os compromissos com área e desempenho. / This work focuses on the study of a particular kind of attack against cryptographic systems. The hardware implementation of cryptographic algorithms present a number of vulnerabilities not taken into account in the original design of the algorithms. The main targets of such attacks are portable devices which include cryptographic hardware due to limitations in their embedded processors, like the Smart Cards, which are already largely used in GSM mobile phones and are beginning to spread in banking applications. These devices can be attacked in several ways, e.g., by analysing the power consummed by the device, the time it takes to perform an operation, or even by exploring the susceptibility of the hardware to the occurrence of transient faults. These attacks aim to extract sensitive information stored in the device, such as a cryptographic key. Attacks based on the malicious injection of hardware faults are commonly called Differential Fault Attacks (DFA), or simply fault attacks. The goal of the present work was to study how fault attacks are executed against different algorithms, and to propose solutions to avoid such attacks. The algorithms selected for this study were the DES and the AES, both well known and largely deployed. Different solutions to help avoid fault attacks are presented. The solutions are based on fault tolerance techniques, and were included in hardware implementations of the selected algorithms.The proposed solutions are capable to handle multiple simultaneous faults, and, in many cases, the faults are detected and corrected in a way that is transparent for the user and the attacker. This provides a new level of security, where the attacker is unable to verify the efficiency of the fault injection procedure. Validation was performed through single and multiple fault injection simulations. The results showed the efficiency of the proposed mechanisms, thus providing more security to the protected systems. A performance and area compromise was kept as well.

Este trabalho tem como foco principal o estudo de um tipo específico de ataque a sistemas criptográficos. A implementação em hardware, de algoritmos criptográficos, apresenta uma série de vulnerabilidades, as quais, não foram previstas no projeto original de tais algoritmos. Os principais alvos destes tipos de ataque são dispositivos portáteis que implementam algoritmos criptográfico em hardware devido as limitações de seus processadores embarcados. Um exemplo deste tipo de dispositivo são os Smart Cards, os quais, são extensamente utilizados nos sistemas GSM de telefonia móvel e estão sendo adotados no ramo bancário. Tais dispositivos podem ser atacados de diferentes maneiras, por exemplo, analisando-se a energia consumida pelo dispositivo, o tempo gasto no processamento ou ainda explorando a suscetibilidade do hardware a ocorrência de falhas transientes. O objetivo de tais ataques é a extração de informações sigilosas armazenadas no cartão como, por exemplo, a chave criptográfica. Ataques por injeção maliciosa de falhas no hardware são comumente chamados de DFA (Differencial Fault Attack) ou simplesmente fault attack. O objetivo deste trabalho foi estudar como ataques por DFA ocorrem em diferentes algoritmos e propor soluções para impedir tais ataques. Os algoritmos criptográficos abordados foram o DES e o AES, por serem amplamente conhecidos e utilizados. São apresentadas diferentes soluções capazes de ajudar a impedir a execução de ataques por DFA. Tais soluções são baseadas em técnicas de tolerância a falhas, as quais, foram incorporadas à implementações em hardware dos algoritmos estudados. As soluções apresentadas são capazes de lidar com múltiplas falhas simultaneamente e, em muitos casos a ocorrência de falhas torna-se transparente ao usuário ou atacante. Isso confere um novo nível de segurança, na qual, o atacante é incapaz de ter certeza a respeito da eficácio de seu método de injeção de falhas. A validação foi realizada através de simulações de injeção de falhas simples e múltiplas. Os resultados mostram uma boa eficácia dos mecanismos propostos, desta forma, elevando o nível de segurança nos sistemas protegidos. Além disso, foram mantidos os compromissos com área e desempenho. / This work focuses on the study of a particular kind of attack against cryptographic systems. The hardware implementation of cryptographic algorithms present a number of vulnerabilities not taken into account in the original design of the algorithms. The main targets of such attacks are portable devices which include cryptographic hardware due to limitations in their embedded processors, like the Smart Cards, which are already largely used in GSM mobile phones and are beginning to spread in banking applications. These devices can be attacked in several ways, e.g., by analysing the power consummed by the device, the time it takes to perform an operation, or even by exploring the susceptibility of the hardware to the occurrence of transient faults. These attacks aim to extract sensitive information stored in the device, such as a cryptographic key. Attacks based on the malicious injection of hardware faults are commonly called Differential Fault Attacks (DFA), or simply fault attacks. The goal of the present work was to study how fault attacks are executed against different algorithms, and to propose solutions to avoid such attacks. The algorithms selected for this study were the DES and the AES, both well known and largely deployed. Different solutions to help avoid fault attacks are presented. The solutions are based on fault tolerance techniques, and were included in hardware implementations of the selected algorithms.The proposed solutions are capable to handle multiple simultaneous faults, and, in many cases, the faults are detected and corrected in a way that is transparent for the user and the attacker. This provides a new level of security, where the attacker is unable to verify the efficiency of the fault injection procedure. Validation was performed through single and multiple fault injection simulations. The results showed the efficiency of the proposed mechanisms, thus providing more security to the protected systems. A performance and area compromise was kept as well.

Este trabalho tem como foco principal o estudo de um tipo específico de ataque a sistemas criptográficos. A implementação em hardware, de algoritmos criptográficos, apresenta uma série de vulnerabilidades, as quais, não foram previstas no projeto original de tais algoritmos. Os principais alvos destes tipos de ataque são dispositivos portáteis que implementam algoritmos criptográfico em hardware devido as limitações de seus processadores embarcados. Um exemplo deste tipo de dispositivo são os Smart Cards, os quais, são extensamente utilizados nos sistemas GSM de telefonia móvel e estão sendo adotados no ramo bancário. Tais dispositivos podem ser atacados de diferentes maneiras, por exemplo, analisando-se a energia consumida pelo dispositivo, o tempo gasto no processamento ou ainda explorando a suscetibilidade do hardware a ocorrência de falhas transientes. O objetivo de tais ataques é a extração de informações sigilosas armazenadas no cartão como, por exemplo, a chave criptográfica. Ataques por injeção maliciosa de falhas no hardware são comumente chamados de DFA (Differencial Fault Attack) ou simplesmente fault attack. O objetivo deste trabalho foi estudar como ataques por DFA ocorrem em diferentes algoritmos e propor soluções para impedir tais ataques. Os algoritmos criptográficos abordados foram o DES e o AES, por serem amplamente conhecidos e utilizados. São apresentadas diferentes soluções capazes de ajudar a impedir a execução de ataques por DFA. Tais soluções são baseadas em técnicas de tolerância a falhas, as quais, foram incorporadas à implementações em hardware dos algoritmos estudados. As soluções apresentadas são capazes de lidar com múltiplas falhas simultaneamente e, em muitos casos a ocorrência de falhas torna-se transparente ao usuário ou atacante. Isso confere um novo nível de segurança, na qual, o atacante é incapaz de ter certeza a respeito da eficácio de seu método de injeção de falhas. A validação foi realizada através de simulações de injeção de falhas simples e múltiplas. Os resultados mostram uma boa eficácia dos mecanismos propostos, desta forma, elevando o nível de segurança nos sistemas protegidos. Além disso, foram mantidos os compromissos com área e desempenho. / This work focuses on the study of a particular kind of attack against cryptographic systems. The hardware implementation of cryptographic algorithms present a number of vulnerabilities not taken into account in the original design of the algorithms. The main targets of such attacks are portable devices which include cryptographic hardware due to limitations in their embedded processors, like the Smart Cards, which are already largely used in GSM mobile phones and are beginning to spread in banking applications. These devices can be attacked in several ways, e.g., by analysing the power consummed by the device, the time it takes to perform an operation, or even by exploring the susceptibility of the hardware to the occurrence of transient faults. These attacks aim to extract sensitive information stored in the device, such as a cryptographic key. Attacks based on the malicious injection of hardware faults are commonly called Differential Fault Attacks (DFA), or simply fault attacks. The goal of the present work was to study how fault attacks are executed against different algorithms, and to propose solutions to avoid such attacks. The algorithms selected for this study were the DES and the AES, both well known and largely deployed. Different solutions to help avoid fault attacks are presented. The solutions are based on fault tolerance techniques, and were included in hardware implementations of the selected algorithms.The proposed solutions are capable to handle multiple simultaneous faults, and, in many cases, the faults are detected and corrected in a way that is transparent for the user and the attacker. This provides a new level of security, where the attacker is unable to verify the efficiency of the fault injection procedure. Validation was performed through single and multiple fault injection simulations. The results showed the efficiency of the proposed mechanisms, thus providing more security to the protected systems. A performance and area compromise was kept as well.