Thermische Ausheilprozesse werden bei der Transistorformation im Wesentlichen eingesetzt, um die durch die Ionenimplantation entstandenen Kristallschäden auszuheilen und die eingebrachten Dotanden zu aktivieren. Besonders kritisch sind dabei die finalen Aktivierungsprozesse, bei denen die Source/Drain-Gebiete der Transistoren gebildet werden. Im Zuge der kontinuierlichen Skalierung der CMOSFET-Technologie ist es außerdem erforderlich, möglichst flache, abrupte Dotierungsprofile mit maximaler elektrischer Aktivierung zu erhalten, um die bei diesen Bauelementeabmessungen immer stärker auftretenden Kurzkanaleffekte zu unterdrücken und gleichzeitig eine höhere Leistungsfähigkeit der Transistoren zu gewährleisten. Zur maximalen Aktivierung bei minimaler Diffusion der eingebrachten Dotanden müssen dazu während der finalen Ausheilung extrem kurze Ausheilzeiten bei sehr hohen Temperaturen bewerkstelligt werden. Mit dem derzeitig angewandten Ausheilverfahren, der schnellen thermischen Ausheilung (RTA), bei der die minimale Ausheilzeit im Bereich von 1 s liegt, sind diese Vorgaben nicht mehr realisierbar. Nur durch den Einsatz von neuartigen thermischen Ausheilprozessen mit Ausheilzeiten im Millisekundenbereich können diese Forderungen erreicht werden. Das Thema der vorliegenden Arbeit ist die wissenschaftliche Untersuchung der neuartigen Ausheilprozesse und die experimentelle Realisierung von Integrationsmöglichkeiten in die planare Hochleistungs-SOI-CMOSFET-Technologie. Dazu wird zunächst die Notwendigkeit der Einführung der neuartigen Ausheilprozesse erläutert. Anschließend wird basierend auf experimentellen Untersuchungen der Einfluss der Kurzzeitausheilung auf die Diffusion und Aktivierung der Dotierstoffe für eine p- und n-Dotierung analysiert. Des Weiteren werden zwei unterschiedliche Technologien der Kurzzeitausheilung, die Blitzlampen- und Laser-Ausheilung, und deren Einfluss auf das Transistorverhalten sowohl auf Wafer- als auch auf Mikroprozessorebene untersucht. Der Schwerpunkt der vorliegenden Arbeit liegt auf der experimentellen Untersuchung zur Integration der Kurzzeitausheilung in den Herstellungsprozess von Hochleistungs-SOI-CMOSFETs. Zwei verschiedene Ansätze werden dabei näher betrachtet. Zum Einen wird der Einfluss der Kurzzeitausheilung als zusätzlicher Ausheilschritt im Anschluss an die herkömmliche RTA und zum Anderen als alleiniger Ausheilschritt ohne RTA untersucht. Die Ergebnisse der durchgeführten Experimente zeigen, dass durch die zusätzliche Kurzzeitausheilung nach Ansatz 1 ohne eine Veränderung des Herstellungsprozesses ein verbessertes Transistorverhalten erreicht werden kann. Demgegenüber ist die Integration der Kurzzeitausheilung nach Ansatz 2 nur durch eine Anpassung der Transistorarchitektur und eine Optimierung der Implantationsparameter für die Halo-, Source/Drain-Erweiterungs- und Source/Drain-Gebiete möglich. Ein Hauptaugenmerk bei der Herstellung diffusionsarmer p-MOSFETs nach Ansatz 2 liegt in der Implementierung von Si1-xGex-Source/Drain-Gebieten, um die Erhöhung der Leistungsfähigkeit durch diese Verspannungsquelle auch bei diesen Transistortypen zu gewährleisten. Die dazu durchgeführten experimentellen Untersuchungen zeigen, dass bei diffusionsarmen p-MOSFETs mit Si1-xGex in den Source/Drain-Gebieten des Transistors, die Wahl der richtigen Implantationsspezies von entscheidender Bedeutung ist. Abschließend erfolgt eine Gegenüberstellung der Ergebnisse von optimierten, diffusionsarmen n- und p-MOSFETs mit Transistoren der 45 nm-Technologie. Letztere basieren auf einem Prozess mit einer kombinierten Ausheilung von RTA und Kurzzeitausheilung. Dabei wird gezeigt, dass im Gegensatz zur herkömmlichen RTA-Ausheilung eine weitere Miniaturisierung der planaren Transistorstruktur mit Hilfe der Kurzzeitausheilung möglich ist.

Thermische Ausheilprozesse werden bei der Transistorformation im Wesentlichen eingesetzt, um die durch die Ionenimplantation entstandenen Kristallschäden auszuheilen und die eingebrachten Dotanden zu aktivieren. Besonders kritisch sind dabei die finalen Aktivierungsprozesse, bei denen die Source/Drain-Gebiete der Transistoren gebildet werden. Im Zuge der kontinuierlichen Skalierung der CMOSFET-Technologie ist es außerdem erforderlich, möglichst flache, abrupte Dotierungsprofile mit maximaler elektrischer Aktivierung zu erhalten, um die bei diesen Bauelementeabmessungen immer stärker auftretenden Kurzkanaleffekte zu unterdrücken und gleichzeitig eine höhere Leistungsfähigkeit der Transistoren zu gewährleisten. Zur maximalen Aktivierung bei minimaler Diffusion der eingebrachten Dotanden müssen dazu während der finalen Ausheilung extrem kurze Ausheilzeiten bei sehr hohen Temperaturen bewerkstelligt werden. Mit dem derzeitig angewandten Ausheilverfahren, der schnellen thermischen Ausheilung (RTA), bei der die minimale Ausheilzeit im Bereich von 1 s liegt, sind diese Vorgaben nicht mehr realisierbar. Nur durch den Einsatz von neuartigen thermischen Ausheilprozessen mit Ausheilzeiten im Millisekundenbereich können diese Forderungen erreicht werden. Das Thema der vorliegenden Arbeit ist die wissenschaftliche Untersuchung der neuartigen Ausheilprozesse und die experimentelle Realisierung von Integrationsmöglichkeiten in die planare Hochleistungs-SOI-CMOSFET-Technologie. Dazu wird zunächst die Notwendigkeit der Einführung der neuartigen Ausheilprozesse erläutert. Anschließend wird basierend auf experimentellen Untersuchungen der Einfluss der Kurzzeitausheilung auf die Diffusion und Aktivierung der Dotierstoffe für eine p- und n-Dotierung analysiert. Des Weiteren werden zwei unterschiedliche Technologien der Kurzzeitausheilung, die Blitzlampen- und Laser-Ausheilung, und deren Einfluss auf das Transistorverhalten sowohl auf Wafer- als auch auf Mikroprozessorebene untersucht. Der Schwerpunkt der vorliegenden Arbeit liegt auf der experimentellen Untersuchung zur Integration der Kurzzeitausheilung in den Herstellungsprozess von Hochleistungs-SOI-CMOSFETs. Zwei verschiedene Ansätze werden dabei näher betrachtet. Zum Einen wird der Einfluss der Kurzzeitausheilung als zusätzlicher Ausheilschritt im Anschluss an die herkömmliche RTA und zum Anderen als alleiniger Ausheilschritt ohne RTA untersucht. Die Ergebnisse der durchgeführten Experimente zeigen, dass durch die zusätzliche Kurzzeitausheilung nach Ansatz 1 ohne eine Veränderung des Herstellungsprozesses ein verbessertes Transistorverhalten erreicht werden kann. Demgegenüber ist die Integration der Kurzzeitausheilung nach Ansatz 2 nur durch eine Anpassung der Transistorarchitektur und eine Optimierung der Implantationsparameter für die Halo-, Source/Drain-Erweiterungs- und Source/Drain-Gebiete möglich. Ein Hauptaugenmerk bei der Herstellung diffusionsarmer p-MOSFETs nach Ansatz 2 liegt in der Implementierung von Si1-xGex-Source/Drain-Gebieten, um die Erhöhung der Leistungsfähigkeit durch diese Verspannungsquelle auch bei diesen Transistortypen zu gewährleisten. Die dazu durchgeführten experimentellen Untersuchungen zeigen, dass bei diffusionsarmen p-MOSFETs mit Si1-xGex in den Source/Drain-Gebieten des Transistors, die Wahl der richtigen Implantationsspezies von entscheidender Bedeutung ist. Abschließend erfolgt eine Gegenüberstellung der Ergebnisse von optimierten, diffusionsarmen n- und p-MOSFETs mit Transistoren der 45 nm-Technologie. Letztere basieren auf einem Prozess mit einer kombinierten Ausheilung von RTA und Kurzzeitausheilung. Dabei wird gezeigt, dass im Gegensatz zur herkömmlichen RTA-Ausheilung eine weitere Miniaturisierung der planaren Transistorstruktur mit Hilfe der Kurzzeitausheilung möglich ist.