Der sich stetig entwickelnde Markt intelligenter Smart Home Geräte und das wachsende Bedürfnis des Einsatzes solcher Geräte bedingen eine intensive wissenschaftliche Auseinandersetzung mit Smart Home Systemen. Es bedarf insbesondere wissenschaftlicher Ansätze, um relevante Komponenten für die Realisierung solcher Systeme entwickeln zu können. Die Herausforderung besteht vor allem in der Komplexität der Systeme. So bringt u. a. eine sich steigernde Anzahl miteinander verbundener Geräte auch wachsende Anforderungen im Hinblick auf die zu verarbeitende Datenrate mit sich. Diese Arbeit beschäftigt sich mit dem Problem der Performance von Smart Home Systemen auf softwaretechnologischer Ebene, insbesondere mit der Verarbeitung einer außerordentlich hohen Menge an Informationen und der daraus resultierenden Herausforderung im Hinblick auf die Speichereffizienz. Neben der Untersuchung von Arbeiten, die ebenfalls auf Lösungen für verwandte Probleme abzielen, wird im Rahmen der vorliegenden Arbeit zudem die Frequenz und Dauer der Event-Verarbeitung zweier Smart Home Systeme in Form eines Benchmarks gemessen. Dessen Ergebnisse werden nach einer Beschreibung der allgemeinen Funktionsweise beider Systeme erläutert. Zudem werden eigene Ansätze für ein Smart Home System und dessen Umgang mit den genannten Herausforderungen in Form eines Konzepts erarbeitet. Ein Proof-Of-Concept wird dargelegt, indem eine Implementation dieses Konzeptes evaluiert wird. Das erwähnte Benchmark-Werkzeug wird genutzt, um gleiche Metriken bei der implementierten Software zu messen. Die Ergebnisse werden denen der beiden anderen Systeme gegenübergestellt.

The use of accelerators in heterogeneous systems is an established approach in designing petascale applications. Today, Compute Unified Device Architecture (CUDA) offers a rich programming interface for GPU accelerators but requires developers to incorporate several layers of parallelism on both the CPU and the GPU. From this increasing program complexity emerges the need for sophisticated performance tools. This work contributes by analyzing hybrid MPICUDA programs for properties based on wait states, such as the critical path, a metric proven to identify application bottlenecks effectively. We developed a tool to construct a dependency graph based on an execution trace and the inherent dependencies of the programming models CUDA and Message Passing Interface (MPI). Thereafter, it detects wait states and attributes blame to responsible activities. Together with the property of being on the critical path, we can identify activities that are most viable for optimization. To evaluate the global impact of optimizations to critical activities, we predict the program execution using a graph-based performance projection. The developed approach has been demonstrated with suitable examples to be both scalable and correct. Furthermore, we establish a new categorization of CUDA inefficiency patterns ensuing from the dependencies between CUDA activities.