Die vorliegende Arbeit beschreibt im ersten Teil die Integration des auf MVLSIM (IBM) basierenden, parallelen Logiksimulators dlbSIM in eine industrielle Simulationsumgebung. Anhand von Experimenten wurde die fehlerfreie Arbeitsweise des parallelen Simulators überprueft und untersucht, inwieweit sich eine Senkung der Simulationszeit gegenüber dem sequentiellen MVLSIM bei der Simulation praxisrelevanter Modelle einstellt. Im zweiten Teil der Arbeit wurden gezielte Untersuchungen zur dynamischen Lastbalancierung des dlbSIM durchgefuehrt. Für eine vorgegebene, heterogene Testumgebung wurde eine Teststrategie entwickelt, welche die Untersuchung aller Einflussgroessen der Lastbalancierung erlaubt. Im Verlaufe der Experimente hat sich bestätigt, dass das Lastbalan- cierungsfeature des dlbSIM die Simulationszeit unter Fremdlasteinfluss signifikant verkürzen kann. Des weiteren ist dlbSIM in der Lage, ungünstige initiale Modellverteilungen auf heterogenen Systemen durch Teilmodellverschiebungen zu kompensieren.

Der Entwurf komplexer VLSI-Strukturen erfordert eine durchgängige Begleitung durch Verifikationsprozesse. eine Hauptform der Entwurfsverifikation ist die Simulation. Im Rahmen der Systemsimulation kompletter Prozessorstrukturen auf Register-Transfer-/Gate-Ebene (Logiksimulation verkörpern die Test-Cases (Stimuli Microcode- bzw. Maschinencode-Sequenzen. Bei entsprechenden Simulationsläufen kann das Verhältnis der Simulationslaufzeit zur simulierten CPU-Zeit bis zu 7 Größenordnungen betragen. Um interessierende Simulationen (z. B. Laden eines Beriebssystems, Benchmarks, ...) im Rahmen vernünftiger Entwicklungszeiten realisieren zu können, ist eine entscheidende Beschleunigung der Logiksimulation erforderlich. Ein Weg in diese Richtung besteht in ihrer Parallelisierung. Ausgangspunkt für die Konzipierung unseres DFG-Projekts ist die Parallelisierung des auf Basis des clock-cycle Algorithmus arbeitenden funktionellen Logiksimulators TEXSIM für lose gekoppelte Prozessorsysteme unter Ausnutzung der modellinhärenten Parallelität. Dabei wird von einer statistischen Partitionierung vorliegender Modelle zur Festlegung der Modellteile ausgegangen, die auf den einzelnen, in die parallele Simulation einbezogenen Prozessoren behandelt werden.