Este trabalho será focado no problema de posicionamento de células lógicas em circuitos integrados. Neste problema necessitamos organizar as portas lógicas reduzindo o comprimento dos fios que as conectam da melhor forma possível. Para entender o problema e as soluções existentes é descrita uma explanação sobre técnicas e algoritmos que são utilizados atualmente ou que são historicamente importantes, de forma a conduzir o texto para as técnicas apresentadas neste trabalho. As técnicas que serão apresentadas neste trabalho têm objetivos individualmente diferentes, porém conduzem a novos resultados e perspectivas em posicionamento. Todas as técnicas são baseadas na modificação e análise do grafo do posicionamento. Neste trabalho serão apresentadas quatro técnicas para melhorar a solução do problema de posicionamento. O primeiro trabalho a ser apresentado será a Critical Star que aplicado alguns nodos e arestas extras no grafo original para reduzir os caminhos críticos. A segunda técnica é a Logical Core I, ela traz um novo método de análise da dificuldade de posicionar um circuito VLSI. A terceira técnica, que tem forte conexão com a segunda, é a Logical Core II, mais focada em tempo de execução da técnica, ela gera um vetor com todas as dificuldades de posicionar cada célula no circuito. As duas técnicas aumentam o conhecimento do posicionador a respeito do problema e com isso vão de encontro a um ponto muito importante e ainda pouco abordado, a evolução da controlabilidade no posicionamento. A quarta técnica que será apresentada é a Logical Cluster. É uma técnica baseada na Logical Core II, e foi desenvolvida para otimizar os posicionadores já existentes no estado da arte. A técnica é muito eficiente e reduz o tempo de execução do posicionamento e muitas vezes reduz o comprimento de fio. / This work is focused on placement problem of VLSI circuits. The goal is organize the logic gates reducing the total wirelength that connect them. A non-effective placement assignment will not only affect the circuit performance but might also make it non-manufacturable by producing excessive wirelength. Then the next step in the assembly line, the routing problem could be insolvable. In this work will be presents four differents techniques. The techniques are based on changing the graph to improve the placement results. The first one is the Critical Star that applies some extra nodes and edges to reduce the critical paths. The second algorithm is the Logical Core I which brings a new method to analyze the circuit hardness to place a circuit. The third algorithm is called Logical Core II and the focus is generate a vector with hardness to place each cell in the circuit, and increasing the placer information about the problem. The Logical Core I and II, both improving the possibility to compare the hardnesses, in different abstraction levels, and improve the placement controllability. The fourth algorithm is a fast algorithm, based on use the Logical Core II, it creates an effective clustering technique to improve the state-of-art placers results. Reducing the runtime and sometimes improving the wirelength results.

Orientadores: Peter Jurgen Tatsch, Stanislav Moshkalyov / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-06T08:35:07Z (GMT). No. of bitstreams: 1 FioravanteJunior_NemerPaschoal_M.pdf: 3096593 bytes, checksum: 671d75f088339782b5b4b1dd5fc4463c (MD5) Previous issue date: 2004 / Resumo: O principal objetivo deste trabalho é o aperfeiçoamento dos processos de fotolitografia utilizados no Centro de Componentes Semicondutores (CCS) da Universidade Estadual de Campinas ¿ UNICAMP. Visa determinar os parâmetros de maior relevância do processo de fotolitografia utilizado no CCS para fabricação de estruturas micrométricas e a partir da sua caracterização identificar os seus valores ótimos. Os parâmetros tais como o contraste, a aderência, a resolução e a dimensão mínima dos padrões fotogravados foram estudados a fim de se determinar as possibilidades de melhoria e as limitações dos processos. No decorrer deste trabalho foi utilizado basicamente o fotorresiste AZ 5214E com o qual foi possível o desenvolvimento de processos repetitivos que permitiram a fabricação de estruturas periódicas com largura de até 2µm e estruturas isoladas com largura de até 0,8µm / Abstract: The aim of this work is to improve the photolithographic processes of the CCS/Unicamp. This work attempts findout and optimize the most significant process parameters for the fabrication of micrometric structures. Contrast, adhesion, resolution, and minimum dimension for the shapes were studied in order to improve the process and also determine their limitations. A procedure for the processing of AZ 5214E photoresist was established so that periodic structures with dimension as low as 2 µm and isolated structures down to 0,8 µm can be produced reproductively / Mestrado / Microeletronica / Mestre em Engenharia Elétrica

Orientador: Jacobus Willibrordus Swart, Stanislav Alexandrovich Moshkalev / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-14T00:46:59Z (GMT). No. of bitstreams: 1 Fischer_Clovis_D.pdf: 6613004 bytes, checksum: c95d36c98d2eeeeaecac2f97ad2f86f9 (MD5) Previous issue date: 2009 / Resumo: Este trabalho explora a implementação, caracterização e aplicações do processo tipo BOSCH para corrosão de silício em larga escala (bulk silicon etching ou bulk silicon micromachining) utilizando plasma de alta densidade produzido por acoplamento indutivo (ICP). Este processo de corrosão é caracterizado por proporcionar alta anisotropia e é realizado alternando-se etapas de corrosão, empregando-se mistura gasosa de SF6 e Ar, e de passivação, empregando-se mistura gasosa de C4F8 e Ar. São empregadas máscaras metálicas de Ni-P crescidas sobre substrato de silício por processo autocatalítico, as quais apresentam alta seletividade, possibilitando a aplicação em processos de longa duração proporcionando assim corrosões profundas. As dificuldades de implementação deste processo são discutidas sendo apresentada uma sequência de passos para implementá-lo, envolvendo estudos dos processos de corrosão com plasma de SF6 + Ar e de deposição de polímero tipo fluorocarbono com plasma de C4F8 + Ar. Uma vez obtido um processo tipo BOSCH, vários experimentos foram realizados no sentido de se otimizar a anisotropia e as taxas de corrosão, sendo discutidos os efeitos com relação aos perfís de corrosão, resultando em taxas de corrosão médias em torno de 1,5 µm/min e paredes verticais. Como aplicações deste processo de corrosão, foram desenvolvidas (1) membranas para sensores de pressão e (2) fabricação de superfícies nanoestruturadas tipo nanopilares e nanocones. As superfícies tipo nanocones são caracterizadas por serem altamente absorvedoras de luz ("silício negro") com reflectância difusa mínima de 0,91% para l = 783 nm, sendo de grande interesse para conversão fotovoltaica. / Abstract: This work explores the implementation, characterization and applications of BOSCH type process for bulk silicon etching (or bulk silicon micromachining) using inductively coupled high density plasma (ICP). This etching process is characterized by its high anisotropy and is performed by alternating etching steps, employing SF6 + Ar gas mixture, and passivation steps, employing C4F8 + Ar gas mixture. Ni-P metallic masks grown by electroless over silicon substrate were employed, showing high selectivity and thus allowing for long process times for deep etching. The difficulties of process implementation are discussed and a method to implement it is shown, comprising plasma etching with SF6 + Ar and fluorocarbon polimer deposition with C4F8 + Ar plasma. With a BOSCH type process developed, some experiments were performed aiming to optimize the anisotropy and the etch rate, the effect of process parameters on etching profiles was discussed. Medium etching rates of about 1.5 µm/min and vertical walls were achieved. The applications of this process include: (1) fabrication of a pressure sensor membrane and (2) fabrication of nanostructured silicon surfaces like nanopillars and nanocones. The nanocones surfaces are characterized by high light absorption ("black silicon") presenting minimum diffuse relectance of 0.91% at l = 783 nm, being potentially of great interest for photovoltaic convertion. / Doutorado / Eletrônica, Microeletrônica e Optoeletrônica / Doutor em Engenharia Elétrica

Orientador: Fabiano Fruett / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-15T11:04:01Z (GMT). No. of bitstreams: 1 Oliveira_RafaelVitorDeganide_M.pdf: 11881279 bytes, checksum: d04a6f0af109fc3fea7e375f9c70e4a6 (MD5) Previous issue date: 2009 / Resumo: Sensores e Sistemas Microeletromecânicos (MEMS), integrados em silício, evoluem e se desenvolvem impulsionados principalmente pelo amadurecimento e vigor da indústria micro e nano eletrônica. MEMS estão se disseminando rapidamente em produtos comerciais, tendo, como exemplo, espaço garantido em automóveis onde sensores de pressão e acelerômetros se tornam cada vez mais necessários. Neste trabalho, desenvolvemos e caracterizamos um sistema reator para corrosão úmida anisotrópica em silício capaz de realizar corrosões profundas (>200µm). Este reator possibilita a microfabricação de membranas (sensores de pressão) e cantilevers (acelerômetros) em circuitos integrados e wafers com eletrônica pré-existente. Fatores como qualidade e repetibilidade da corrosão e compatibilidade com o processo de microeletrônica foram estudados. Algumas microestruturas de interesse foram fabricadas e comparadas com resultados obtidos através de um simulador de corrosão anisotrópico em 2D. Concluímos que, devido à boa repetibilidade na taxa de corrosão, um bom controle das estruturas pode ser obtido simplesmente pelo método de parada por tempo. Por fim, o reator foi utilizado para a microfabricação de uma membrana na parte de traz de um wafer com eletrônica ativa, resultando em sensores de pressão microeletrônicos projetados, fabricados e caracterizados com tecnologia nacional / Abstract: Integrated Silicon Sensors and Microelectromechanical Systems (MEMSs) have been developing drived mainly by the micro and nanoelectronic industry's continuous growth. As a result, MEMSs have been spreading out very quickly into commercial products. In fact, MEMSs have undertaken room in automotive market where pressure sensors as well as accelerometers have more and more become essential devices. In this work we developed and characterized a Silicon Anisotropic Wet Etching Reactor, which is capable to realize deep etchings (>200um). This reactor makes possible the microfabrication of membranes (for pressure sensors mainly) and cantilevers (for accelerometers mainly) in integrated circuits and in wafers with a predefined active electronic. We investigated factors such as quality and repeatability of the etching as well as its compatibility with the microelectronic process. To support our study, microstructres were fabricated and compared with the results acquired from a 2D Anisotropic Etching Simulation software. We concluded that due to the good repeatability of the etching rate a precise control of the microstructures can be realized by just using the time-stop method. To close our study, the reactor was used to microfabricate a membrane in the back-side of a wafer with active electronic in the front-side using KOH as etchant in order to realize a pressure sensor. As a result, a microelectronic pressure sensor was entirely designed, fabricated and characterized using national technology / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

The goal of this thesis is to present the design and development of a chemical vapor deposition reactor for the growth of high quality homoepitaxy silicon carbide films for electronic device applications. The work was performed in the Nanomaterials and Nanomanufacturing Research Center at the University of South Florida from 8/2001-5/2003. Chemical vapor deposition (CVD) is the technique of choice for SiC epitaxial growth. Epitaxial layers are the building blocks for use in various semiconductor device applications. This thesis reports on a SiC epitaxy process where a carrier gas (hydrogen) is saturated with reactive precursors (silane and propane) which are then delivered to a semiconductor substrate resting on a RF induction heated SiC coated graphite susceptor. Growth proceeds via a series of heterogeneous chemical reactions with several steps, including precursor adsorption, surface diffusion and desorbtion of volatile by-products. The design and development of a reactor to make this process controlled and repeatable can be accomplished using theoretical and empirical tools. Fluid flow modeling, reactor sizing, low-pressure pumping and control are engineering concepts that were explored. Work on the design and development of an atmospheric pressure cold-wall CVD (APCVD) reactor will be presented. A detailed discussion of modifications to this reactor to permit hot-wall, low-pressure CVD (LPCVD) operation will then be presented. The consequences of this process variable change will be discussed as well as the necessary design parameters. Computational fluid dynamic (CFD) calculations, which predict the flow patterns of gases in the reaction tube, will be presented. Feasible CVD reactor design that results in laminar fluid flow control is a function of the prior mentioned techniques and will be presented.

<p> A technology to produce low cost solar cells was transferred to a microelectronics institution. Appropriate processing equipment was obtained and modifications to the procedure were performed which would permit the manufacture of 100-200, 3 inch diameter silicon solar cells per day. </p> / Thesis / Master of Engineering (ME)

No description available.

No description available.

Extreme environments pose major obstacles for electronics in the form of extremely wide temperature ranges and hazardous radiation. The most common mitigation procedures involve extensive shielding and temperature control or complete displacement from the environment with high costs in weight, power, volume, and performance. There has been a shift away from these solutions and towards distributed, in-environment electronic systems. However, for this methodology to be viable, the requirements of heavy radiation shielding and temperature control have to be lessened or eliminated. This work gained new understanding of the best practices in analog circuit design for extreme environments. Major accomplishments included the over-temperature -180 C to +120 C and radiation validation of the SiGe Remote Electronics Unit, a first of its kind, 16 channel, sensor interface for unshielded operation in the Lunar environment, the design of two wide-temperature (-180 C to +120 C), total-ionizing-dose hardened, wireline transceivers for the Lunar environment, the low-frequency-noise characterization of a second-generation BiCMOS process from 300 K down to 90 K, the explanation of the physical mechanisms behind the single-event transient response of cascode structures in a 45 nm, SOI, radio-frequency, CMOS technology, the analysis of the single-event transient response of differential structures in a 32 nm, SOI, RF, CMOS technology, and the prediction of scaling trends of single-event effects in SOI CMOS technologies.

No description available.