<p>Ова докторска теза описује и анализира приступ развоју Це компајлера за<br />наменске процесоре. Такав компајлер захтева имплементацију посебних<br />техника и алгоритама, претежно специфичних за нерегуларне процесорске<br />архитектуре, да би генерисао ефикасан код, и при том је потребно да<br />испуњава индустријске стандарде по питању робустности, разумљивости<br />кода, могућности одржавања и проширивости. У ту сврху је предложена<br />нова компајлерска инфраструктура над којом је имплементиран компајлер<br />за Cirrus Coyote 32 ДСП. Квалитет генерисаног кода поређен је са<br />квалитетом кода генерисног од стране већ постојећег компајлера за тај<br />процесор. Уједно, одређени елементи организације компајлера су<br />упоређени са популарним компајлерима отвореног кода GCC и LLVM.</p> / <p>Ova doktorska teza opisuje i analizira pristup razvoju Ce kompajlera za<br />namenske procesore. Takav kompajler zahteva implementaciju posebnih<br />tehnika i algoritama, pretežno specifičnih za neregularne procesorske<br />arhitekture, da bi generisao efikasan kod, i pri tom je potrebno da<br />ispunjava industrijske standarde po pitanju robustnosti, razumljivosti<br />koda, mogućnosti održavanja i proširivosti. U tu svrhu je predložena<br />nova kompajlerska infrastruktura nad kojom je implementiran kompajler<br />za Cirrus Coyote 32 DSP. Kvalitet generisanog koda poređen je sa<br />kvalitetom koda generisnog od strane već postojećeg kompajlera za taj<br />procesor. Ujedno, određeni elementi organizacije kompajlera su<br />upoređeni sa popularnim kompajlerima otvorenog koda GCC i LLVM.</p> / <p>This PhD thesis describes and analyses an approach to development of C<br />language compiler for embedded processors. That kind of compiler requires<br />implementation of special techniques and algorithms, mostly specific for<br />irregular processor architectures, in order to be able to generate efficient<br />code, whereas still meeting industrial strength standard by beeing robust,<br />understandable, maintainable, and extensible. For this purpose the new<br />compiler insfrastructure is proposed and on top of it a compiler for Cirrus<br />Logic Coyote 32 DSP is built. Quality of the code generated by that compiler<br />is compared with code generated by the previous compiler for the same<br />processor architecture. Some elements of the compiler design are also<br />compared to popular open source compilers GCC and LLVM.</p>

No description available.

<p>Za potrebe evaluacije kvaliteta vizuelizacije u svrhu prakse inkluzivnog dizajna razvijen je namenski jezik koji hendikepe vida opisuje kroz formalizam baziran na vizuelnim promenljivama. Namenski jezik se može koristiti kao dokumentacija, ili kao specifikacija hendikepa za posebno napisan simulator vizuelnih hendikepa koji se može koristiti za potrebe testiranja. Kao pandan ovoj tehnologiji razvijen je novi mehanizam za evaluaciju vizuelizacija koji kroz inovacije u metodologiji i statistici omogućava da se merodavni zaključci izvedu iz relativno malih uzoraka podataka.</p> / <p>For purposes of visualization quality evaluation as part of the practice of<br />inclusive design, a domain specific language was developed such that it<br />describes visual handicaps through a formalism based on visual variables.<br />This domain specific language can be used as documentation or as a handicap<br />specification for a specially constructed visual handicap simulator usable for<br />testing. Alongside this technology, a novel mechanism for visualization<br />evalution was developed. This mechanism allows, through innovations in<br />metholodoly and statistics, the production of trustworthy results from relatively<br />small data sets.</p>

<p>In order to automate development of integration adapters in industrial<br />settings, a model-driven approach to adapter specification is devised. In this<br />approach, a domain-specific modeling language is created to allow<br />specification of mappings between integrated technical spaces. Also<br />proposed is the mapping automation engine that comprises reuse and<br />alignment algorithms. Based on mapping specifications, executable adapters<br />are automatically generated and executed. Results of approach evaluations<br />indicate that it is possible to use a model-driven approach to successfully<br />integrate technical spaces and increase the automation by reusing domainspecific<br />mappings from previously created adapters.</p> / <p>За потребе повећања степена аутоматизације развоја адаптера за<br />интеграцију у индустријском окружењу, осмишљен је моделом вођен<br />приступ развоју адаптера. У оквиру овог приступа развијен је наменски<br />језик за спецификацију пресликавања између техничких простора који су<br />предмет интеграције. Приступ обухвата и алгоритме за поравнање и<br />поновно искориштење претходно креираних пресликавања са циљем<br />аутоматизације процеса спецификације. На основу креираних<br />пресликавања, могуће je аутоматски генерисати извршиви код адаптера.<br />У испитивањима приступа, показано је да је могуће успешно применити<br />моделом вођен приступ у интеграцији техничких простора као и да је<br />могуће успешно повећати степен аутоматизације поновним<br />искоришћењем претходно креираних пресликавања.</p> / <p>Za potrebe povećanja stepena automatizacije razvoja adaptera za<br />integraciju u industrijskom okruženju, osmišljen je modelom vođen<br />pristup razvoju adaptera. U okviru ovog pristupa razvijen je namenski<br />jezik za specifikaciju preslikavanja između tehničkih prostora koji su<br />predmet integracije. Pristup obuhvata i algoritme za poravnanje i<br />ponovno iskorištenje prethodno kreiranih preslikavanja sa ciljem<br />automatizacije procesa specifikacije. Na osnovu kreiranih<br />preslikavanja, moguće je automatski generisati izvršivi kod adaptera.<br />U ispitivanjima pristupa, pokazano je da je moguće uspešno primeniti<br />modelom vođen pristup u integraciji tehničkih prostora kao i da je<br />moguće uspešno povećati stepen automatizacije ponovnim<br />iskorišćenjem prethodno kreiranih preslikavanja.</p>

<p>Докторска тема описује и анализира развој алата за профилисање и естимацију потрошње енергије наменских апликација. Апликације о којима је реч се развијају за вишејезгарну хетерогену платформу пројектовану са нагласком на ниској потрошњи енергије. Истраживање се односи на изналажење могућности прецизне процене количине енергије коју конзумира наменска DSP аппликација приликом обраде улазног сигнала. Резултат истраживања је израда прецизаног модела потрошње енергије који омогућује директну спрегу између програмског решења које се развија и количине енергије потребне за његово извршавање. Основни циљ истраживања је развој енергетски ефикасних програмских решења. Модел представљен у овом раду остварује зависност између утрошка енергије и програмског решења на инструкционом нивоу. Тестирањем модела кроз реалне апликације је остварена прецизна процена утрошене енергије.</p> / <p>Doktorska tema opisuje i analizira razvoj alata za profilisanje i estimaciju potrošnje energije namenskih aplikacija. Aplikacije o kojima je reč se razvijaju za višejezgarnu heterogenu platformu projektovanu sa naglaskom na niskoj potrošnji energije. Istraživanje se odnosi na iznalaženje mogućnosti precizne procene količine energije koju konzumira namenska DSP applikacija prilikom obrade ulaznog signala. Rezultat istraživanja je izrada precizanog modela potrošnje energije koji omogućuje direktnu spregu između programskog rešenja koje se razvija i količine energije potrebne za njegovo izvršavanje. Osnovni cilj istraživanja je razvoj energetski efikasnih programskih rešenja. Model predstavljen u ovom radu ostvaruje zavisnost između utroška energije i programskog rešenja na instrukcionom nivou. Testiranjem modela kroz realne aplikacije je ostvarena precizna procena utrošene energije.</p> / <p>PhD thesis describes and analyzes an approach to the development of the<br />tool for energy consumption profiling and estimation of embedded<br />applications aimed for multi-core heterogeneous platform designed with an<br />emphasis on low power consumption. The main purpose of this study was to<br />enable prediction of the amount of energy consumed by embedded DSP<br />application, when processing the input signal. The primary goal was to obtain<br />a precise model of energy consumption that will establish a direct link<br />between program solutions and the amount of energy required for its<br />execution, in order to develop energy-efficient software solutions. The model<br />presented in this paper achieves link between energy consumption and<br />program solutions at instructional level. The solution was tested against a<br />real applications and it has been established that prediction of consumed<br />energy have a high degree of accuracy.</p>

<p>Докторска теза анализира подршку за вишејезгарне и многојезгарне системе у циљу повећања искоришћења њихове снаге. Предмет истраживања је проналажење решења које би без уплитања програмера (аутоматски) паралелизовало постојеће секвенцијалне програме на бинарном нивоу који се извршавају на једном језгру (или процесору). Резултат истраживања је израда решења и алата за паралелизацију секвенцијалног машинког кода, који самостално стварају програме који се извршавају паралелно на више језгара вишејезгарног процесора, и тиме постижу балансирано оптерећење процесора. Основни циљ је добијање убрзања извршења програмског кода на вишејезгарном процесору ради омогућавања рада у реланом времену за задата ограничења. Добијено решење би се могло искористити и за смањење потрошње смањивањем радног такта процесора уз задржавање полазног времена извршења програма.</p> / <p>Doktorska teza analizira podršku za višejezgarne i mnogojezgarne sisteme u cilju povećanja iskorišćenja njihove snage. Predmet istraživanja je pronalaženje rešenja koje bi bez uplitanja programera (automatski) paralelizovalo postojeće sekvencijalne programe na binarnom nivou koji se izvršavaju na jednom jezgru (ili procesoru). Rezultat istraživanja je izrada rešenja i alata za paralelizaciju sekvencijalnog mašinkog koda, koji samostalno stvaraju programe koji se izvršavaju paralelno na više jezgara višejezgarnog procesora, i time postižu balansirano opterećenje procesora. Osnovni cilj je dobijanje ubrzanja izvršenja programskog koda na višejezgarnom procesoru radi omogućavanja rada u relanom vremenu za zadata ograničenja. Dobijeno rešenje bi se moglo iskoristiti i za smanjenje potrošnje smanjivanjem radnog takta procesora uz zadržavanje polaznog vremena izvršenja programa.</p> / <p>PhD thesis analyzes a support for multicore and manycore systems in terms<br />of better processing power utilization. Purpose of this study is finding a<br />solution for automatic parallelization of existing sequential code which<br />executes on single core (or processor), at the binary level. The research<br />intents to develop a solution and tools for parallelization of the sequential<br />machine code, which can create a program running simultaneously on all the<br />cores of the multi-core processor, and for achieving optimal load-balancing.<br />The primary goal is obtaining execution speedup of the program running on<br />the multicore processor, for meeting real-time processing constraints. Given<br />solution could be also used for energy saving, by lowering system clock and<br />keeping program execution runtime.</p>