Les systemes monopuce deviennent de plus en plus complexes, integrant composants a la fois logiciels et materiels dans le but de procurer une capacite de calcul croissante aux applications embarquees. L'interconnexion des composants devient un element crucial de la conception ; il fournit aux concepteursdes fonctionalites avancees telles qu'operations atomiques, transactions paralleles et primitives de communication permettant des systemes securises. Le concept de reseau sur puce s'impose comme element de communicationpour les architectures d'interconnexion des systemes de la prochaine generation. Le role des reseaux sur puce consiste a remplacer les bus partages dont la mise a l'echelle comporte de serieux problemes de conception et represente un goulot d'etranglement pour le systeme global. La modelisation d'un reseau sur puce est une tache extremement complexe ; ces modeles doivent etre a la fois rapides en terme d'execution, precis et il doivent exporter des interfaces standard an d'en ameliorer la reutilisation. Les principales contributions de cet ouvrage sont representees par : (1) le developpement d'un simulateur de reseaux sur puce complet, precis au cycle pres, base sur OCCN, un logiciel de simulation libre disponible sur sourceforge a l'adresse http://occn.sourceforge.net , (2) l'integration de plusieurs environnements de simulation heterogenes en plate-formes tres complexes utilisees pour etudier des systemes monopuce reels produits par STMicroelectronics et (3) une connaissance complete des concepts sous-jacents aux reseaux sur puce qui a apporte une contribution importante au developpement de STNoC., la nouvelle technologie d'interconnexion de STMicroelectronics developpee au sein du laboratoire Advanced System Technology (AST) de Grenoble. L'environnement de modelisation realise a ete utilise pour l'etude de deux systemes monopuce reels developpes par STMicroelectronics orientes vers la television numerique a tres haute denition (HDTV).

Ces travaux de thèse définissent un environnement de développement ouvert et extensible pour la conception de logiciels à base de composants. L'environnement se présente comme une chaîne de compilation d'architectures logicielles, acceptant des architectures écrites dans des langages différents et fournissant des fonctionnalités comme la génération de code ou le déploiement. L'extensibilité de l'outil est assurée par une architecture à base de composants implantant des patrons de programmation extensibles et supportant un mécanisme de plug-in pour intégrer des extensions de tierces parties. L'utilisation de l'outil est illustrée au travers deux cadres applicatifs ayant pour trame les systèmes sur puces. La première illustre le développement de systèmes d'exploitation pour ceux-ci. La deuxième illustre la définition d'un nouveau langage facilitant l'expression de la synchronisation au sein d'applications de traitement de flux multimédia réparties.

Les systèmes embarqués actuels (téléphone portable, assistant personnel...) ne sont pas considérés<br />comme des hôtes de confiance car toute personne y ayant accès, sont des attaquants potentiels. Les données<br />contenues dans ces systèmes peuvent être sensibles (données privées du propriétaire, mot de passe, code d'un<br />logiciel...) et sont généralement échangées en clair entre le Système sur Puces (SoC – System on Chip) et la<br />mémoire dans laquelle elles sont stockées. Le bus qui relie ces deux entités constitue donc un point faible : un<br />attaquant peut observer ce bus et récupérer le contenu de la mémoire, ou bien a la possibilité d'insérer du code<br />afin d'altérer le fonctionnement d'une application s'exécutant sur le système. Afin de prévenir ce type d'attaque,<br />des mécanismes matériels doivent être mis en place afin d'assurer la confidentialité et l'intégrité des données.<br />L'approche conventionnelle pour atteindre cet objectif est de concevoir un mécanisme matériel pour chaque<br />service de sécurité (confidentialité et intégrité). Cette approche peut être implantée de manière sécurisée mais<br />empêche toute parallélisation des calculs sous-jacents.<br />Les travaux menés au cours de cette thèse ont dans un premier temps, consisté à faire une étude des<br />techniques existantes permettant d'assurer la confidentialité et l'intégrité des données. Dans un deuxième temps,<br />nous avons proposé deux mécanismes matériels destinés à la sécurisation des transactions entre un processeur et<br />sa mémoire. Un moteur de chiffrement et de contrôle d'intégrité parallélisé, PE-ICE (Parallelized Encryption and<br />Integrity Checking Engine) a été conçu. PE-ICE permet une parallélisation totale des opérations relatives à la<br />sécurité aussi bien en écriture qu'en lecture de données en mémoire. Par ailleurs, une technique basée sur une<br />structure d'arbre (PRV-Tree – PE-ICE protected Reference Values) comportant la même propriété de<br />parallélisation totale, a été spécifiée afin de réduire le surcoût en mémoire interne impliqué par les mécanismes de sécurité

Cette étude porte sur les apports de l'automatique dans les systèmes intégrés sur Silicium pour la synthèse de radio-fréquences de l'ordre du Giga-Hertz avec une pureté spectrale optimale. La base des architectures qui réalisent cette fonction repose sur celle des boucles à verrouillage de phase (PLL). Ce travail se positionne par rapport aux di érents modèles existants et apporte des améliorations pour l'étude du bruit de phase et de la robustesse de ces systèmes non linéaires avec entre autres un outil pour l'analyse de la stabilité et de la robustesse semi globale. Ces travaux ont permis l'optimisation d'une nouvelle architecture fractionnaire réalisée et testée. L'approche systémique propre à l'automatique a aussi permis d'améliorer les performances des architectures numériques grâce à un observateur et un contrôleur robuste de type Hinfini. Leur implémentation sur Silicium est rendue possible grâce à des algorithmes qui visent à réduire la surface du circuit.

Dans le domaine du diagnostic in vitro, l'étape d'extraction de micro-organismes à partir d'un échantillon complexe est une étape clé pour permettre l'identification du pathogène responsable d'une infection. Pour les septicémies, cette étape d'extraction est généralement précédée d'une étape de culture, ce qui conduit à une obtention des résultats au bout de plusieurs jours. Un résultat plus rapide (typiquement inférieur à 24h) permettrait d'augmenter le taux de survie des patients, et aurait ainsi une forte valeur ajoutée pour le corps médical. Le but de ces travaux est donc de développer une nouvelle méthode d'extraction et de concentration de pathogènes directement à partir d'un échantillon sanguin, sans étape de culture. Une stratégie en deux modules microfluidiques associés en série est proposée : elle repose sur la modification de la conductivité et de l'osmolarité de l'échantillon dans un premier module, puis sur la capture des micro-organismes par diélectrophorèse dans un second module. L'étude du premier module a permis de déterminer l'impact de la conductivité et de l'osmolarité du milieu sur les propriétés diélectriques des cellules. Deux voies ont ainsi été abordées, afin de diriger les cellules du sang et les micro-organismes vers un milieu de conductivité et d'osmolarité contrôlées : la dilution, et l'utilisation de forces acoustiques. L'étude du deuxième module a ensuite permis de démontrer la possibilité de capturer et concentrer des micro-organismes à partir d'un échantillon hypotonique et faiblement conducteur dans un écoulement microfluidique par diélectrophorèse. L'architecture d'un microsystème dédié a été définie grâce à un modèle numérique, puis validé expérimentalement avec des échantillons sanguins et différents micro-organismes (E. coli, S. epidermidis et C. albicans). La capture générique des micro-organismes est démontrée, et un taux de capture de 97% a été obtenu pour la séparation de \EC, avec une vitesse moyenne de l'échantillon dans le microsystème de 100 à 200 µm.s-1. Enfin, des perspectives d'amélioration sont présentées pour permettre d'effectuer cette étape de séparation sur un gros volume d'échantillon (1 à 10mL) en quelques heures, afin de répondre aux exigences imposées par l'urgence des tests de diagnostic des septicémies.

La technique récente des puces à tissus " Tissue Micro Arrays " TMA apparaît comme un moyen indispensable d'investigation pour la validation des profils d'expression des marqueurs tumoraux en relation avec la dynamique de l'architecture tissulaire lors de la transformation tumorale. Brièvement, cette technologie consiste à regrouper, dans un seul bloc de paraffine, plusieurs centaines de petits échantillons tissulaires sous forme de carottes cylindriques prélevées à partir de différents blocs de biopsies classiques. Le sujet de thèse s'intéresse aux différents aspects de traitement d'images et de contrôle qualité liés à la technologie TMA. Les travaux de thèse sont réalisés selon deux grands axes qui retracent l'enchaînement chronologique des opérations : conception des blocs TMA, puis analyse automatique des coupes TMA. Dans un premier temps, le concept de TMA virtuel est introduit pour simuler les protocoles de prélèvement de carottes afin d'évaluer la technologie TMA. En deuxième temps, une modélisation originale de la couleur associée au diagramme de chromaticité xy, est proposée pour la détection automatique des marqueurs tumoraux au niveau des coupes TMA. Le concept de sociologie cellulaire, modélisé par le diagramme de Voronoï, est finalement adopté pour illustrer la dynamique de la distribution spatiale des cellules cancéreuses au cours de la transformation tumorale. Les méthodes développées sont appliquées à l'étude des marqueurs tumoraux du cancer colorectal.

Les systèmes sur puce intègrent sur un même substrat de silicium l'ensemble des organes nécessaires à la prise en charge des différentes fonctionnalités du système. Pour la partie dédiée aux traitements numériques, le microprocesseur central est souvent déchargé des applications critiques (traitement du signal et des images en général) par un accélérateur de traitement. C'est par rapport à l'architecture du coprocesseur que se pose la problématique de cette thèse. En effet, de nombreuses approches sont possibles pour ce dernier, et vouloir les comparer s'avère être une tâche complexe. Après avoir fait un état de l'art des différentes solutions architecturales de traitement flexibles, nous proposons un ensemble de métriques dans une optique de caractérisation. Nous illustrons alors notre méthode par la caractérisation et la comparaison d'architectures représentatives de l'état de l'art. Nous montrons que c'est par une exploitation efficace du parallélisme que les coprocesseurs peuvent améliorer significativement leurs performances. Or, malgré de réelles aptitudes, les accélérateurs ne sont pas toujours capables de tirer parti de ce potentiel. C'est pour cela que nous proposons une méthode générale de multiplexage matériel, qui permet d'améliorer les performances par l'exploitation du parallélisme dynamique (boucle et tâches). Par son application à un cas concret, un système baptisé Saturne, nous prouvons que par l'adjonction d'un contrôleur dédié au multiplexage matériel, les performances de l'accélérateur sont quasiment doublées, et ce avec un faible surcoût matériel.

Le domaine de l'electronique embarquee est une dimension essentielle des technologies de<br />l'information et de la communication. Le terme systemes enfouis désigne son intégration sous<br />forme de composants d'un système plus complexe issus des domaines de l'avionique, de l'automobile,<br />des objets mobiles communiquants, du multimedia etc. Leur realisation sous la forme<br />de systemes sur silicium (SOC) souligne la complexite et l'heterogeneité qui les caractérisent<br />desormais. La maitrise de la conception des SOC représente un enjeu économique majeur a la<br />hauteur de la place qu'ils occupent dans tous les secteurs d'activites (industriel, loisirs, domestique).<br />Les outils et méthodes pour la conception de SOC constituent un domaine de recherche<br />multi-formes dont le but global est de concevoir rapidement des systemes qui soient fiables,<br />performants et efficaces d'un point de vue energétique.<br />Ce document est une synthese de mes recherches effectues dans le domaine général des<br />outils et methodes de conception de SOC. Plus précisément, les travaux detailles ici traitent des<br />differents aspects d'un domaine unique a savoir l'exploration de l'espace de conception des SOC<br />eventuellement reconfigurables. Ces travaux de recherche s'articulent principalement autour de<br />six projets menes depuis la these de doctorat. Il s'agit de l'exploration de la hierarchie memoire,<br />du projet Design Trotter pour l'exploration des solutions architecturales de la specification<br />algorithmique jusqu'au niveau tache au sens temps réel. Dans le domaine de la gestion des<br />entrees/sortie les projets presentes traitent d'un exemple d'interface reseau / flux multimédia<br />et d'un environnement μSpider de synthese et de dimensionnement de Network On Chip. Enfin,<br />le document présente le projet en cours dans le domaine des architectures auto-reconfigurables.

L'expérience qui fait l'objet de cette thèse s'inscrit dans un contexte d'évolution de la recherche en physique atomique vers le développement de systèmes miniaturisés pour la génération et la manipulation d'ondes de matière cohérentes. Il s'agit de la réalisation d'un condensat de Bose-Einstein d'un gaz dilué d'atomes de 87Rb piégés par le champ magnétique d'une microstructure. Dans notre cas, cette microstructure, ou puce, est constituée de fils d'or de dimensions micrométriques, déposés sur un substrat de silicium par lithographie optique. Expérimentalement, les atomes désorbés par un filament de rubidium sont chargés et refroidis dans un piège magnéto-optique dont le champ magnétique est créé par des bobines macroscopiques extérieures au système à vide. Le nuage est ensuite transféré dans un second piège magnéto-optique proche de la surface de la puce, et dont le champ magnétique quadrupolaire est généré en partie par un fil microfabriqué en forme de U. Un second transfert place les atomes dans un piège magnétique de type Ioffe-Pritchard utilisant le champ magnétique créé par un deuxième fil en forme de Z. L'échantillon piégé magnétiquement proche de la surface de la puce est alors refroidi par évaporation radio-fréquence jusqu'à atteindre la condensation de Bose-Einstein. Lorsqu'on approche le nuage d'atomes froids de la surface des fils, celui-ci se fragmente. Ce phénomène traduit une rugosité du potentiel de piégeage due à l'inhomogénéïté de la densité de courant dans le microfil en Z. Ce manuscrit présente la réalisation de cette expérience dans son intégralité, des motivations initiales aux résultats expérimentaux obtenus, et décrit l'ensemble des choix technologiques que nous avons effectués pour concevoir ce dispositif et parvenir à ces résultats.

Le travail présenté dans cette thèse porte sur les réseaux MANets sans centralisation ni administration dans lesquels les utilisateurs sont mobiles et non nécessairement liés entre eux par une organisation humaine. Notre contribution consiste en une architecture totalement décentralisée permettant de sécuriser les échanges au sein de tels réseaux. Sa concrétisation, l'application SManet, repose sur un module administrateur embarqué sur carte à puce chargé de tâches habituellement réalisées par une entité centralisée. Chaque dispositif utilisateur possède une carte équipée de ce module qui procède à toutes les opérations de contrôle assurant le bon comportement de son hôte et la sécurité des communications avec les autres possesseurs d'une carte. Cette solution permet de mettre en place des échanges sûrs, n'importe où, n'importe quand, sans aucune planification et donc sans aucune oraganisation humaine préalable sous-jacente.