Spelling suggestions: "subject:"flexsim"" "subject:"saxsim""
1 |
Cycle-based simulation on loosely-coupled systemsDöhler, Denis, Hering, Klaus, Spruth, Wilhelm G. 13 December 2018 (has links)
Logic simulation is a crucial verification task in processor design. Aiming at significant acceleration of system simulation we have parallelized IBM's cycle-based simulator TEXSIM. The resulting parallelTEXSIM has already been employed successfully in simulating S/390 architectures on IBM SP systems. Here we present parallelTEXSIM together with its model partitioning environment.
|
2 |
Entwurf und Implementierung eines parallelen Logiksimulators auf Basis von TEXSIMDöhler, Denis 20 October 2017 (has links)
Das Ziel dieser Arbeit ist es, eine erste lauffähige parallele Variante des IBM-internen sequentiellen Logiksimulators TEXSIM zu entwerfen und zu implementieren. Ausgangspunkt ist eine spezielle Methodik der Partitionierung der zu simulierenden Hardware-Modelle, deren Untersuchung und praktische Umsetzung in einem Forschungsprojekt bearbeitet wird. Das zu entwickelnde parallele Logiksimulationssystem soll der experimentellen Überprüfung und Bewertung der Untersuchungen zur Modellpartitionierung dienen.
|
3 |
Zwischenbericht zur Arbeit im DFG-Projekt 'Modellpartitionierung, LogiksimulationSpruth, Wilhelm G., Hering, Klaus, Haupt, Reiner, Petri, Udo 17 July 2019 (has links)
Der Entwurf komplexer VLSI-Strukturen erfordert eine durchgängige Begleitung durch Verifikationsprozesse. eine Hauptform der Entwurfsverifikation ist die Simulation. Im Rahmen der Systemsimulation kompletter Prozessorstrukturen auf Register-Transfer-/Gate-Ebene (Logiksimulation verkörpern die Test-Cases (Stimuli Microcode- bzw. Maschinencode-Sequenzen. Bei entsprechenden Simulationsläufen kann das Verhältnis der Simulationslaufzeit zur simulierten CPU-Zeit bis zu 7 Größenordnungen betragen. Um interessierende Simulationen (z. B. Laden eines Beriebssystems, Benchmarks, ...) im Rahmen vernünftiger Entwicklungszeiten realisieren zu können, ist eine entscheidende Beschleunigung der Logiksimulation erforderlich. Ein Weg in diese Richtung besteht in ihrer Parallelisierung. Ausgangspunkt für die Konzipierung unseres DFG-Projekts ist die Parallelisierung des auf Basis des clock-cycle Algorithmus arbeitenden funktionellen Logiksimulators TEXSIM für lose gekoppelte Prozessorsysteme unter Ausnutzung der modellinhärenten Parallelität. Dabei wird von einer statistischen Partitionierung vorliegender Modelle zur Festlegung der Modellteile ausgegangen, die auf den einzelnen, in die parallele Simulation einbezogenen Prozessoren behandelt werden.
|
Page generated in 0.0417 seconds