In dieser Arbeit wird eine genaue Zeitsynchronisation über kupferbasierte Ethernetsysteme sowie der Entwurf von Schaltungen für die Bitübertragungsschicht (Physical Layer, PHY) in solchen Ethernetsystemen untersucht. Dabei wird der Entwurf eines integrierten Schaltkreises für den Standard 100Base-TX vorgestellt. Dieser PHY-Chip ermöglicht die Datenübertragung mit einer Datenrate von 100 MBit/s über verdrillte Kupferkabel und stellt darüber hinaus eine genaue Uhr bereit, welche zwischen den verbundenen Netzknoten synchronisiert werden kann. Dieser Schaltkreis ist insbesondere für Industrieanwendungen gedacht, bei denen verschiedene Prozesse zeitlich synchronisiert werden müssen. Prinzipiell ist der PHY-Chip jedoch universell für verschiedenste Anwendungen zur Zeitsynchronisation einsetzbar.
Um die Genauigkeit der Zeitsynchronisation gegenüber herkömmlichen Ansätzen zu steigern, werden verschiedene Techniken untersucht und in dem entworfenen Schaltkreis eingesetzt. So wird die Phase der Taktsignale in feinen Schritten eingestellt und auch gemessen, sodass die Auflösung der Zeitstempel erheblich verbessert wird. Zu diesem Zweck wird ein sogenannter Digital-To-Phase Converter (DPC) eingesetzt, der 256 verschiedene Taktphasen des 125 MHz Systemtaktes bereitstellt. Für die eigentliche Zeitsynchronisation wird ein Proportional-Integral-Regler verwendet. Basierend auf einer theoretischen Rauschanalyse wird eine Methode vorgestellt, mit der die Parameter dieses Reglers so dimensioniert werden können, dass der Zeitfehler im eingeschwungenen Zustand möglichst klein wird. Darüber hinaus werden weitere Störeinflüsse analysiert und es werden geeignete Maßnahmen entwickelt, um diese zu kompensieren. So wird eine adaptive Kompensation eines Eintonstörers sowie eine Kalibrierung zur automatischen Kompensation von Asymmetrien im Kabel vorgestellt. All diese Punkte helfen, eine hervorragende Genauigkeit der Zeitsynchronisation zu ermöglichen, was durch umfangreiche Messungen verifiziert wird. Insgesamt weist der gemessene Zeitfehler in einem Punkt-zu-Punkt-Szenario eine Standardabweichung von 64 ps und einen Mittelwert unterhalb von 100 ps auf. Dies stellt eine erhebliche Verbesserung gegenüber konventionellen Lösungen zur Zeitsynchronisation über kupferbasiertes Ethernet dar, mit denen Genauigkeiten im Nanosekundenbereich erreicht werden.
Als zweites Ziel dieser Arbeit wird der PHY-Chip für eine möglichst niedrige Leistungsaufnahme optimiert. Um dies zu erreichen, werden insbesondere der Leitungstreiber im Sender und der Equalizer im Empfänger systematisch optimiert. So werden zwei verschiedene Topologien von Leitungstreibern untersucht und verglichen. Beide weisen eine Leistungsaufnahme von etwa 24 mW auf. Im Vergleich zum Stand der Technik sind dies die beiden niedrigsten Werte für Leitungstreiber für den Standard 100Base-TX. Der gesamte PHY-Chip, der in einer 180 nm Technologie implementiert wurde, weist durch die zahlreichen Optimierungen eine geringe Leistungsaufnahme von maximal 69 mW auf, was ebenfalls einen Rekordwert im Vergleich mit dem Stand der Technik darstellt (80 mW). Die einzelnen Schaltungen wurden sowohl simulativ als auch mit ausführlichen Messungen verifiziert. Für den gesamten Link wird eine Bitfehlerrate besser als 10⁻¹² bei verschiedenen Kabeln bis zu 120 m Länge erreicht.:Abbildungsverzeichnis
Tabellenverzeichnis
Abkürzungen
Symbole
1 Einleitung
1.1 Zeit und Zeitsynchronisation
1.2 Ziele dieser Arbeit
1.3 Gliederung
2 Grundlagen
2.1 100Base-TX Ethernet-Standard
2.1.1 Schnittstelle zur MAC-Schicht
2.1.2 4B5B-Kodierung
2.1.3 Scrambler und Descrambler
2.1.4 MLT-3-Kodierung
2.1.5 Bitfehlerrate und Signal-Rausch-Verhältnis
2.2 Kanalmodellierung
2.2.1 Dämpfung
2.2.2 Baseline-Wander
2.3 Zeitsynchronisierung
2.3.1 Bestimmung der Zeitdifferenz
2.3.2 Vergrößerung der Synchronisationsgenauigkeit
3 Schaltungsentwurf und Charakterisierung
3.1 Energieeffiziente Leitungstreiber
3.1.1 Vergleich von Leitungstreibern mit passiver Anpassung
3.1.2 Spannungstreiber
3.1.3 Leitungstreiber mit aktiver Anpassung
3.1.4 Vergleich der Leitungstreiber und Fazit
3.2 Takterzeugung
3.2.1 Ringoszillator
3.2.2 Phasenregelschleife
3.2.3 Phaseninterpolator
3.2.4 Messung
3.2.5 Verbesserter 10 Bit DPC
3.3 Takt- und Datenrückgewinnung
3.3.1 Phasendetektor
3.3.2 Modellierung des DPC
3.3.3 Dimensionierung des Schleifenfilters
3.3.4 Implementierung
3.4 Adaptiver Equalizer
3.4.1 Kompensation der Kabeldämpfung
3.4.2 Implementierung des analogen Filters
3.4.3 Digitale Regelung der Equalizer-Parameter
3.4.4 Messung des Equalizers
3.5 Zeitsynchronisation
3.5.1 Uhr und Steuerung der Frequenz
3.5.2 Digitale Schaltungen zur Zeitstempelung
3.5.3 Implementierung der Zeitsynchronisation
3.5.4 Adaptive Unterdrückung eines Eintonstörers
3.5.5 Automatische Kalibrierung von Asymmetrien
3.5.6 Vergleich mit dem Stand der Technik
3.6 Gesamter PHY-Schaltkreis
3.6.1 Leistungsaufnahme
3.6.2 Vergleich mit dem Stand der Technik
4 Zusammenfassung und Ausblick
Literaturverzeichnis
Eigene Veröffentlichungen / This work investigates accurate time synchronization over copper-based Ethernet systems as well as the design of circuits for the physical layer (PHY) in such Ethernet systems. The design of an integrated circuit (IC) for the 100Base-TX standard is presented. This PHY-IC enables data transmission at a data rate of 100 MBit/s over twisted pair copper cables and, additionally, provides an accurate clock which can be synchronized between connected network nodes. This circuit is designed for industrial applications where various processes need to be synchronized in time. In principle, however, the PHY-IC can be used universally for various time synchronization applications.
In order to increase the accuracy of the time synchronization compared to conventional approaches, various techniques are investigated and used in the designed circuit. For example, the phase of the clock signals is adjusted and measured in fine steps, such that the resolution of the timestamps is improved by a large amount. For this purpose, a digital-to-phase converter (DPC) is used, which provides 256 different clock phases of the 125 MHz system clock. A proportional integral controller is used for the actual time synchronization application. Based on a theoretical noise analysis, a method is presented to dimension the parameters of this controller to minimize the timing error in the steady state. Furthermore, other disturbing influences are analyzed and suitable measures are developed to compensate them. Thus, an adaptive compensation of a single-tone interferer is presented as well as a calibration to automatically compensate for asymmetries in the cable. All these points help to provide excellent accuracy of the time synchronization, which is verified by extensive measurements. Overall, the measured time error in a point-to-point scenario has a standard deviation of 64 ps and a mean value below 100 ps. This represents a significant improvement over conventional solutions for time synchronization over copper-based Ethernet, which achieve accuracies in the nanosecond range.
As a second goal of this work, the PHY-IC is optimized for lowest power consumption. In particular, the line driver in the transmitter and the equalizer in the receiver are systematically optimized to achieve this. Thus, two different topologies of line drivers are investigated and compared. Both have a power consumption of about 24 mW. These represent the two lowest values for line drivers for the 100Base-TX standard compared to the state of the art. The entire PHY-IC is implemented in a 180 nm technology and shows a power consumption below 69 mW due to the numerous optimizations. This also represents a record value compared to the state of the art (80 mW). The individual circuits were verified with simulations and with detailed measurements. For the entire link, a bit error rate better than 10⁻¹² is achieved for various cables up to 120 m length.:Abbildungsverzeichnis
Tabellenverzeichnis
Abkürzungen
Symbole
1 Einleitung
1.1 Zeit und Zeitsynchronisation
1.2 Ziele dieser Arbeit
1.3 Gliederung
2 Grundlagen
2.1 100Base-TX Ethernet-Standard
2.1.1 Schnittstelle zur MAC-Schicht
2.1.2 4B5B-Kodierung
2.1.3 Scrambler und Descrambler
2.1.4 MLT-3-Kodierung
2.1.5 Bitfehlerrate und Signal-Rausch-Verhältnis
2.2 Kanalmodellierung
2.2.1 Dämpfung
2.2.2 Baseline-Wander
2.3 Zeitsynchronisierung
2.3.1 Bestimmung der Zeitdifferenz
2.3.2 Vergrößerung der Synchronisationsgenauigkeit
3 Schaltungsentwurf und Charakterisierung
3.1 Energieeffiziente Leitungstreiber
3.1.1 Vergleich von Leitungstreibern mit passiver Anpassung
3.1.2 Spannungstreiber
3.1.3 Leitungstreiber mit aktiver Anpassung
3.1.4 Vergleich der Leitungstreiber und Fazit
3.2 Takterzeugung
3.2.1 Ringoszillator
3.2.2 Phasenregelschleife
3.2.3 Phaseninterpolator
3.2.4 Messung
3.2.5 Verbesserter 10 Bit DPC
3.3 Takt- und Datenrückgewinnung
3.3.1 Phasendetektor
3.3.2 Modellierung des DPC
3.3.3 Dimensionierung des Schleifenfilters
3.3.4 Implementierung
3.4 Adaptiver Equalizer
3.4.1 Kompensation der Kabeldämpfung
3.4.2 Implementierung des analogen Filters
3.4.3 Digitale Regelung der Equalizer-Parameter
3.4.4 Messung des Equalizers
3.5 Zeitsynchronisation
3.5.1 Uhr und Steuerung der Frequenz
3.5.2 Digitale Schaltungen zur Zeitstempelung
3.5.3 Implementierung der Zeitsynchronisation
3.5.4 Adaptive Unterdrückung eines Eintonstörers
3.5.5 Automatische Kalibrierung von Asymmetrien
3.5.6 Vergleich mit dem Stand der Technik
3.6 Gesamter PHY-Schaltkreis
3.6.1 Leistungsaufnahme
3.6.2 Vergleich mit dem Stand der Technik
4 Zusammenfassung und Ausblick
Literaturverzeichnis
Eigene Veröffentlichungen
| Identifer | oai:union.ndltd.org:DRESDEN/oai:qucosa:de:qucosa:77692 |
| Date | 28 January 2022 |
| Creators | Buhr, Simon |
| Contributors | Ellinger, Frank, Horstmann, John Thomas, Technische Universität Dresden |
| Source Sets | Hochschulschriftenserver (HSSS) der SLUB Dresden |
| Language | German |
| Detected Language | German |
| Type | info:eu-repo/semantics/publishedVersion, doc-type:doctoralThesis, info:eu-repo/semantics/doctoralThesis, doc-type:Text |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0017 seconds