Ce travail de thèse s'articule autour de deux axes de recherche liés à l'étude et au développement de dispositifs micro- et nano-fluidiques à interface polarisable de type SOE (pour Semiconductor Oxide Electrolyte ). La première partie du manuscrit est consacrée à la réalisation de membranes en silicium formées d'un réseau périodique de nano-canaux (i.e. de diamètre ~ 100nm). La spécificité de nos travaux réside dans l'utilisation d'un procédé de gravure électrochimique du silicium assisté d'un pré-masquage. Les résultats de gravure électrochimique obtenus constituent à ce jour l'état de l'art en termes de formation de réseaux périodiques de pores denses. Ces structures dites submicrom étriques sont caractérisés par des densités allant de 1 jusqu'à 8pores.μm-² avec des rapports d'aspects supérieurs à 50. A partir de ces réseaux de pores, nous avons optimisé un procédé technologique de gravure de la face arrière du silicium qui nous a permis de réaliser des membranes à hautes densités de nano-canaux sur des surfaces typique de ~ 0,1mm². Ces structures qui présentent de hautes propriétés de sélectivité, de perméabilité et de surface spécifique, seront tout à fait adaptées à la réalisation de futurs transistors nano-fluidiques performants. La seconde partie du manuscrit traite de l'étude de la modulation du potentiel ξ au niveau d'interfaces SOE polarisées. Cette grandeur qui est reliée par l'intermédiaire de l'équation de Grahame à la densité de contre-ions présents dans la couche diffuse mobile, va notamment influencer les phénomènes de transport sélectifs d'espèces chargées à l'échelle du nano-canal. Dans le cadre de cette thèse, les caractérisations du potentiel ξ de nos interfaces SOE ont été réalisées par une technique de courants d'écoulement et une technique par AFM à sonde colloïdale. Les couches isolantes que nous avons utilisées (silice et alumine), ont été choisies pour garantir une influence négligeable des courants de fuite (~ 10pA.cm-²) et pour assurer une accumulation maximale de charges ioniques dans le liquide sous l'effet du potentiel appliqué (> 1mC.m-²). Cependant, aucune modulation du potentiel ξ n'a expérimentalement été mesurée quelle que soit la technique sur nos deux types de surfaces. En parallèle, nous avons développé un modèle de description théorique du comportement du potentiel ξ en solution (en fonction du pH, de la force ionique et de la polarisation), qui tient spécifiquement compte du phénomène de régulation de charges présent à la paroi de l'interface solide/liquide. Les résultats de simulations que nous présentons dans cette thèse, mettent clairement en avant le fait que nous devrions mesurer une modulation non négligeable du potentiel ξ dans nos conditions opératoires (~ 10mV). Ce désaccord entre les résultats théoriques et expérimentaux, conduit en fin du manuscrit à une discussion sur le comportement des charges ioniques déplacées du côté du liquide sous l'effet de la polarisation. Nous proposons une interprétation qui implique que la quasi- totalité de ces charges ioniques serait directement adsorbée à la paroi de l'interface solide/liquide. Cela aurait pour conséquence de ne pas modifier la densité contre-ionique de charges présente dans la couche diffuse (i.e. pas de modulation du potentiel ξ). L'ensemble des connaissances acquises durant cette thèse, ouvriront des perspectives sur le développement et la caractérisation de transistors nano-fluidiques, en vue de les intégrer dans les futurs laboratoires sur puce / This thesis focuses on two areas of research related to the study and the developmentof micro- and nano_uidic transistors with SOE interface (for Oxide SemiconductorElectrolyte).The _rst part of the manuscript deals with the fabrication of silicon membranescharacterized by periodic arrays of nano-channels (i.e. diameter close to _ 100nm).For that, we used a speci_c electrochemical etching of silicon process supported by apre-masking. The arrays of pores obtained during this work are up to date at the stateof the art for this technique in terms of pore density. These so-called sub-micrometricstructures are characterized by densities from 1 to 8pores:_m��2 with aspect ratio greaterthan 50. Then, a technological etching process of the silicon substrate's back-sidehas been optimized to produce high density nano-channels membranes with typicalsurfaces about 0; 1mm2. These structures characterized by good properties in terms ofselectivity, permeability and speci_c area will be fully adapted to the fabrication of thefuture nano_uidic transistors.The second part of the manuscript reports the study of the _-potential behavior inSOE polarisable interfaces. This parameter which is correlated by Grahame equationto the counter-ionic density present in the di_use mobile layer, can directly in_uencethe selective transport phenomena of charged species at the nano-channel scale. Duringthis thesis, _ potential characterization of SOE interfaces has been achieved bystreaming current technique and colloidal probe AFM technique. Alumina and silicainsulating layers have been speci_cally chosen to ensure a negligible in_uence of leakagecurrents (_ 10pA:cm��2) and a maximum charge density attracted or repelled in theliquid under gate voltage (> 1mC:m��2). However, no variation of _ potential has beenobserved with none of the techniques, on both materials. In parallel, we developed atheoretical model to describe _ potential behavior in solution (vs. pH, ionic strengthand polarization), which takes into account the charge regulation phenomenon close tothe solid/liquid interface. Results of simulation clearly emphase that we should observea non negligible variation of _ potential in our experimental conditions (_ 10mV ).Therefore, one can wonder about the behavior of ionic charges transfer in the electrolyteunder polarization. We propose an explanation that implies only charge adsorptionclose to the solid/liquid wall, which leads to any modi_cation of the counter-ionic densityin the di_use layer (i.e. no modulation of _ potential).All the results presented in this thesis, will open perspectives on development andcharacterization of nano_uidic transistors, in order to integrate them into future lab onchip
| Identifer | oai:union.ndltd.org:theses.fr/2012LYO10040 |
| Date | 30 March 2012 |
| Creators | Laffite, Guillaume |
| Contributors | Lyon 1, Kleimann, Pascal, Renaud, Louis |
| Source Sets | Dépôt national des thèses électroniques françaises |
| Language | French |
| Detected Language | French |
| Type | Electronic Thesis or Dissertation, Text, StillImage, Software |
Page generated in 0.0029 seconds