L'avancement de la recherche dans le domaine des convertisseurs de données privilégie des architectures simples, facilement intégrables sur puce et dont les performances dans diverses applications spécifiques sont nettement appréciables. C'est dans cette optique que cette thèse propose de nouvelles architectures de convertisseurs de données de type flash en utilisant uniquement les cellules normalisées. Les convertisseurs de données sont généralement classés en deux grandes familles : les convertisseurs analogique-numériques (CAN) et les convertisseurs numérique-analogiques (CNA). Ces composants occupent une place cruciale dans les circuits électroniques et le choix de leurs architectures est intimement lié à la nature de l'application. En particulier, l'utilisation des CAN de faible consommation de puissance ne cesse de s'accroître dans le domaine médical. Cette tendance est motivée par le souci permanent de faciliter l'analyse et l'interprétation des signaux physiologiques. Dans le cadre des applications telles les télécommunications et la mesure de la température interne du corps humain, les convertisseurs de données de type flash sont de bons candidats. Ces convertisseurs analogique-numériques doivent être intégrés sur la même puce que d'autres circuits numériques. Ce qui nécessite de nouvelles contraintes dans leur conception. Par conséquent, pour les applications de système sur puce (SoC), les convertisseurs analogique-numériques doivent être rapides, avoir une faible tension d'alimentation et une consommation de puissance considérablement réduite. La conception des convertisseurs de données de type flash liés aux applications de systèmes sur puce a fait l'objet d'importants travaux de recherche ces dernières années. Parmi les types de convertisseurs numérique-analogiques rencontrés dans la littérature, ceux à capacités commutées utilisant le principe de redistribution de charges sont les plus utilisés notamment pour des applications de faible puissance. Ces CNA utilisent essentiellement des composants analogiques. Ce qui rend complexe leurs conceptions et leurs implémentations sur puce. En ce qui concerne les CAN, une structure simple utilisant des inverseurs comme comparateurs a été proposée très récemment. Cette technique de quantification, basée sur la variation de la taille des transistors, remplace valablement les comparateurs analogiques conventionnels. Le manque de flexibilité de cette approche est un préjudice si l’on désire passer d’une technologie à l’autre. L'objectif de ce travail de recherche consiste à proposer de nouveaux convertisseurs de données qui permettront grâce aux cellules normalisées de s’arrimer avec l’avancement de la technologie, afin d’offrir une très grande portabilité et d’être compatible avec le flot de conception numérique. La méthodologie de recherche est axée sur deux principaux axes:
La première repose sur la conception de nouvelles architectures de convertisseurs de données utilisant uniquement des cellules normalisées. Un CNA de type flash utilisant un code thermomètre à l'entrée est présenté. Une méthode d'optimisation a été proposée en vue d'améliorer la linéarité de ce CNA. C’est ainsi qu’une amélioration de la linéarité de 96% a été obtenue comparativement à la configuration non optimisée. Les résultats issus des simulations sont présentés. Par ailleurs, un CAN à 3 bits de type flash est présenté de même que son optimisation dans le but de réduire les effets de variations de procédé. Un CAN à 4 bits de type flash est aussi présenté avec une technique de réduction de sa consommation de puissance. La réduction de puissance obtenue varie entre 44 et 66 % par rapport à la littérature. De plus, les résultats de simulations et ceux issus de la fabrication du convertisseur à 4 bits sont présentés. Les résultats obtenus montrent que ce convertisseur a les caractéristiques désirées. Toutes ces architectures utilisent une plage de tension d'entrée variant approximativement de VTH à VDD − VTH. Pour terminer, une autre architecture de CAN ayant une plus grande plage dynamique (de VSS à VDD) a été proposée. Le deuxième axe est beaucoup plus axé sur l’application de ces convertisseurs de données à savoir: l'utilisation du CNA dans la réduction de la gigue dans un système de génération d'horloge (FRPS).
| Identifer | oai:union.ndltd.org:Quebec/oai:constellation.uqac.ca:4353 |
| Date | 02 1900 |
| Creators | Siadjine Njinowa, Marcel |
| Source Sets | Université du Québec à Chicoutimi |
| Language | French |
| Detected Language | French |
| Type | Thèse ou mémoire de l'UQAC, NonPeerReviewed |
| Format | application/pdf |
| Relation | http://constellation.uqac.ca/4353/ |
Page generated in 0.0024 seconds