Στα ασύρµατα δίκτυα η τεχνολογία MIMO-OFDM έχει ευρέως υιοθετηθεί µε στόχο την αύξηση του ρυθµού δεδοµένων σε υπηρεσίες υψηλής ποιότητας. Στο δέκτη ενός συστήµατος MIMO-OFDM ο υπολογισµός του µητρώου συντελεστών που χρειάζεται ο εξισωτής (equalizer) είναι ένα κρίσιµο σηµείο µε υψηλή υπολογιστική πολυπλοκότητα. Η καθυστέρηση που απαιτείται για την εκτέλεση του συγκεκριµένου υπολογισµού επηρεάζει άµεσα το ρυθµό περάτωσης (throughput) και την ποιότητα υπηρεσίας (QoS).
Σε συστήµατα wi-fi (για παράδειγµα στο IEEE 802.11ac) στην αρχή κάθε πακέτου µεταδίδονται προσυµφωνηµένα σύµβολα, ώστε να εκπαιδεύσουν τον εξισωτή. Η συµβατική µέθοδος περιµένει να έρθουν όλα τα σύµβολα και στη συνέχεια υπολογίζει τοµητρώο του εξισωτή. Μια πιο πρόσφατη µέθοδος που αποσκοπεί στη µείωση της παραπάνω καθυστέρησης είναι ο προοδευτικός υπολογισµός του µητρώου του εξισωτή. Στη µέθοδο αυτή, γίνονται υπολογισµοί ανά σύµβολο εκπαίδευσης χωρίς να επηρεάζεται το τελικό αποτέλεσµα.
Στα πλαίσια της διπλωµατικής υλοποιήθηκαν αρχιτεκτονικές υλικού για εξισωτές που αξιοποιούν την ανωτέρω µέθοδο και απεικονίστηκαν σε αναπτυξιακό σύστηµα µε FPGA. Επίσης, διερευνήθηκε ο ρόλος της αναπαράστασης των δεδοµένων στην πολυπλοκότητα του συστήµατος και βελτιστοποιήθηκαν οι σχετικές σχεδιαστικές παράµετροι, µε έµφαση στη χρήση της λογαριθµικής αριθµητικής. / In wireless networks, the MIMO-OFDM technology has been widely adopted in order to increase the data rate at high quality of service (QoS). In the receiver, the MIMO equalizer matrix calculation is an important part with high computational complexity. The delay of the matrix calculation affects directly the system throughput and QoS. In wi-fi systems (e.g. IEEE 802.11ac), training symbols are transmitted at the beginning of every frame, in order to train the equalizer. The conventional method waits all the training symbols to arrive before starting the calculations. A recent method proposes the progressive calculation of the equalizer matrix in order to decrease the processing delay. In this method, the equalizer matrix calculation starts upon receiving the first training symbol. The object of this thesis is the development of hardware architectures for equalizers that follow the progressive method and their implementation on FPGA. Furthermore, we analyzed the impact of the data representation on the system complexity and optimized the respective design parameters, using logarithmic number system.
| Identifer | oai:union.ndltd.org:upatras.gr/oai:nemertes:10889/7776 |
| Date | 10 June 2014 |
| Creators | Γεωργίου, Παναγιώτης |
| Contributors | Παλιουράς, Βασίλης, Georgiou, Panagiotis, Παλιουράς, Βασίλης, Θεοδωρίδης, Γεώργιος, Γκούτης, Κωνσταντίνος |
| Source Sets | University of Patras |
| Language | gr |
| Detected Language | Greek |
| Type | Thesis |
| Rights | 0 |
| Relation | Η ΒΚΠ διαθέτει αντίτυπο της διατριβής σε έντυπη μορφή στο βιβλιοστάσιο διδακτορικών διατριβών που βρίσκεται στο ισόγειο του κτιρίου της. |
Page generated in 0.0018 seconds