Los multiprocesadores son un estándar de los sistemas actuales y suponen una solución a algunos de los limitantes tecnológicos encontrados. Sin embargo, no están exentos de condicionantes tecnológicos que limitan su efectividad. Así, aun cuando el incremento en el número de transistores integrados parece garantizar un aumento en el número de unidades de proceso y de memoria dentro del chip, las conexiones al exterior del chip son cada vez más escasas respecto al número de procesadores. Es necesario minimizar el número de accesos externos, incrementando la fracción del chip dedicada a la jerarquía de memoria y buscando mecanismos para una utilización más eficaz de los recursos disponibles.
En esta tesis se abordan distintos componentes de la jerarquía de memoria, abarcando desde la jerarquía de cache on-chip y la red de interconexión, hasta el controlador de memoria y el arbitraje de las peticiones fuera del chip. Se intenta exponer, de forma clara, los problemas y soluciones encontrados en los distintos componentes de la jerarquía de memoria, siempre buscando alternativas eficientes que aumenten la escalabilidad dentro de los requerimientos propios de este tipo de sistemas. / Multiprocessor systems represent an efficient solution to some of the technological problems encountered; however, they are not without technological constraints that limit their effectiveness. Thus, even if the increase in the number of integrated transistors seems to ensure an increment in the number of memory and processing units within the chip, the off-chip connections are becoming more and more scarce compared to the number of processors. It is necessary to minimize the number of external accesses, increasing the fraction of the chip devoted to the memory hierarchy and requiring mechanisms that provide effective use of available resources.
In this thesis, we address different components of the memory hierarchy, ranging from the on-chip cache hierarchy and interconnection network, to the memory controller and the arbitration of off-chip requests. This document will attempt to clearly explain, problems and solutions found in various components of the memory hierarchy, always with the aim of finding efficient ways to increase the scalability while bearing in mind the specific requirements of such systems.
| Identifer | oai:union.ndltd.org:TDX_UC/oai:www.tdx.cat:10803/134693 |
| Date | 21 February 2014 |
| Creators | Prieto Torralbo, Pablo |
| Contributors | Gregorio Monasterio, José Ángel, Puente Varona, Valentín, Universidad de Cantabria. Departamento de Electrónica y Computadores |
| Publisher | Universidad de Cantabria |
| Source Sets | Universidad de Cantabria |
| Language | Spanish |
| Detected Language | Spanish |
| Type | info:eu-repo/semantics/doctoralThesis, info:eu-repo/semantics/publishedVersion |
| Format | 175 p., application/pdf |
| Source | TDR (Tesis Doctorales en Red) |
| Rights | info:eu-repo/semantics/openAccess, ADVERTENCIA. El acceso a los contenidos de esta tesis doctoral y su utilización debe respetar los derechos de la persona autora. Puede ser utilizada para consulta o estudio personal, así como en actividades o materiales de investigación y docencia en los términos establecidos en el art. 32 del Texto Refundido de la Ley de Propiedad Intelectual (RDL 1/1996). Para otros usos se requiere la autorización previa y expresa de la persona autora. En cualquier caso, en la utilización de sus contenidos se deberá indicar de forma clara el nombre y apellidos de la persona autora y el título de la tesis doctoral. No se autoriza su reproducción u otras formas de explotación efectuadas con fines lucrativos ni su comunicación pública desde un sitio ajeno al servicio TDR. Tampoco se autoriza la presentación de su contenido en una ventana o marco ajeno a TDR (framing). Esta reserva de derechos afecta tanto al contenido de la tesis como a sus resúmenes e índices. |
Page generated in 0.0115 seconds