Σκοπός αυτής της διπλωματικής εργασίας είναι η σχεδίαση και υλοποίηση συνθέτη συχνοτήτων διπλού βρόχου σε συχνότητες 3-6 GHz για ασύρματες εφαρμογές UWB και HiperLAN2. Ο συνθέτης συχνοτήτων σχεδιάστηκε με διακριτά στοιχεία, χρησιμοποιώντας την αρχιτεκτονική του βρόχου κλειδωμένης φάσης (PLL) και λειτουργεί με 2 τρόπους, είτε παράγοντας σήματα συχνότητας από 3168 MHz έως 6336 MHz με βήμα συχνότητας 528 MHz, είτε παράγοντας σήματα συχνότητας από 4800 MHz έως 5000 MHz με βήμα συχνότητας 10 MHz.
Παρά το γεγονός ότι η αρχιτεκτονική διπλού βρόχου έχει αντικατασταθεί από την αρχιτεκτονική fractional-N για λόγους κατανάλωσης και κόστους, πλεονεκτεί σε εφαρμογές ασύρματων δικτύων με αυστηρές απαιτήσεις ως προς την ακρίβεια της παραγόμενης συχνότητας και το θόρυβο φάσης. Η απλή αρχιτεκτονική integer-N δεν είναι επαρκής για την εκπλήρωση των απαιτήσεων σε μεγάλη ευκρίνεια και μικρό θόρυβο φάσης, λόγω του περιορισμένου εύρους ζώνης του βρόχου και του μεγάλου λόγου διαίρεσης Ν του διαιρέτη συχνοτήτων του βρόχου. Με την αρχιτεκτονική διπλού βρόχου χρησιμοποιούμε δυο βρόχους για να αμβλύνουμε την αντίθεση μεταξύ των παραπάνω παραγόντων, οι οποίοι καθορίζουν τη συμπεριφορά και την απόδοση του συνθέτη συχνοτήτων.
Με τη χρήση διακριτών στοιχείων για την υλοποίηση των δυο βρόχων αποσκοπούμε σε καλύτερη συμπεριφορά του συστήματος ως προς το θόρυβο φάσης, καθώς και σε πιο ευέλικτο σχεδιασμό, που δίνει τη δυνατότητα μείωσης της ισχύος των ανεπιθύμητων συνιστωσών του σήματος αναφοράς στην έξοδο του συστήματος. / The purpose of this diploma thesis is the design and implementation of a dual loop frequency synthesizer, operating at frequencies ranging from 3 to 6 GHz, for wireless network applications, using UWB and HiperLAN2 standards. The frequency synthesizer’s design was based on dual loop synthesizer architecture and the use of modular components. The designed frequency synthesizer is able to function in 2 modes, by either producing signals in the frequency range of 3168 MHz - 6336 MHz with 528 MHz resolution, or signals in the frequency range of 4800 MHz - 5000 MHz with 10 MHz resolution.
Although the dual loop architecture has long been replaced by the fractional-N architecture due to increased cost and power consumption, it is more suitable in wireless network applications demanding high precision in frequency synthesis and low phase noise. The integer-N architecture fails to satisfy these demands, due to the limited loop bandwidth and the large division ratio Ν of the loop’s frequency divider. The dual loop architecture uses two loops in order to alleviate the opposing demands in high frequency synthesis accuracy and low phase noise, which determine the behavior and performance of the frequency synthesizer.
The use of modular components aims at better phase noise performance, as well as a more flexible design, thus resulting in a more efficient power dissipation of the spurious components of the reference signal at the synthesizer output.
| Identifer | oai:union.ndltd.org:upatras.gr/oai:nemertes:10889/3785 |
| Date | 28 September 2010 |
| Creators | Παπαδάκης, Μιχαήλ |
| Contributors | Καλύβας, Γρηγόριος, Ευσταθίου, Κωνσταντίνος, Καλύβας, Γρηγόριος |
| Source Sets | University of Patras |
| Language | gr |
| Detected Language | Greek |
| Type | Thesis |
| Rights | 0 |
Page generated in 0.0025 seconds