The increasing complexity of digital circuits forces the use of new technologies. New technologies
have the advantage of reducing the circuit size and power consumption coupled with
operation speed increasement. Most of signal processing operations migrated to the digital
domain, thus, basic blocks like AD converters are needed in mixed-signal systems. Analog-todigital
converters based on Sigma-Delta (ΣΔ) modulators stand out among the existing architectures
because they cover a wide range of applications. The most common implementation of ΣΔ
modulators in CMOS technology is based in switched-capacitor technique (SC), mainly due to
its high performance and excellent linearity. However, the continuous reduction in the transistor
physical dimensions requires a proportional reduction in the supply voltage levels, making difficult
the design of analog circuits with conventional topologies. To overcome this problem, design
techniques to analog circuits compatible with these new technologies were developed. This
is the case of the technique known as switched-current (SI), which uses samples in the current
domain to represent the signal information. This work presents the design of a switched-current
Sigma-Delta modulator (SI-ΣΔM) using an architecture oriented to low-distortion applications.
The architecture s main characteristic is the reduced sensitivity to integrator nonlinearities, leading
to a significant increase in the signal-to-noise ratio (SNR) and dynamic range (DR) values,
moreover, it permits the design of high-order modulators intrinsically stable. To demonstrate
and verify the performance of the used strategy, based on a combination of circuit techniques
and topology, a cascade 2-2 SI-ΣΔM was designed in a CMOS XFAB XC06 technology. Postlayout
simulations show that the SNR reaches a maximum value of 80 dB and a dynamic range
of approximately 87 dB, implying an effective resolution of 14.15 bits considering 20 kHz bandwidth.
The prototype was sent to manufacturing and will be subject to laboratory tests when it
returns. / A crescente complexidade dos circuitos digitais força o uso de novas tecnologias de fabricação.
A mudança para tecnologias mais avançadas tem como vantagem a redução do tamanho do
circuito e a diminuição do consumo de energia aliados ao aumento da velocidade de operação.
Grande parte das operações envolvendo processamento de sinais migraram para o domínio digital,
portanto, blocos básicos como conversores AD são necessários em sistemas de sinal misto.
Conversores AD com base em moduladores do tipo Sigma-Delta (ΣΔ) destacam-se entre as arquiteturas
existentes por cobrir uma ampla gama de aplicações. A implementação mais usual
de moduladores ΣΔ em tecnologia CMOS baseia-se na técnica de capacitor-chaveado (SC), devido,
principalmente, à sua elevada performance e excelente linearidade. Entretanto, a contínua
redução das dimensões físicas dos transistores tem exigido uma redução proporcional dos níveis
de tensão de alimentação, dificultando o projeto de circuitos analógicos com topologias convencionais.
Para contornar este problema, técnicas de projeto de circuitos analógicos compatíveis
com essas novas tecnologias foram desenvolvidas. Este é o caso da técnica conhecida como
corrente chaveada (SI), que utiliza amostras sob a forma de corrente para a representação de sinais.
Neste trabalho é apresentado o projeto de um modulador ΣΔ em modo corrente (SI-ΣΔM)
empregando uma arquitetura orientada à aplicações de baixa distorção. Esta arquitetura tem
como principal característica a reduzida sensibilidade às não-linearidades do integrador, conduzindo
a uma significante melhora no valor da relação sinal-ruído (SNR) e faixa de excursão
dinâmica (DR), além de permitir a concepção de moduladores ΣΔ de elevada ordem intrinsecamente
estáveis. Para demonstrar e comprovar a performance da estratégia empregada, baseada
na combinação de técnicas de circuito e de topologia, projetou-se um modulador SI-ΣΔ cascata
2-2 na tecnologia XFAB CMOS XC06. Simulações elétricas pós-layout revelam que o SNR
atinge um valor máximo de 80 dB e uma faixa dinâmica de aproximadamente 87 dB, inferindo
uma resolução efetiva de 14,15 bits considerando uma banda de interesse de 20 kHz. Por fim, o
protótipo desenvolvido foi enviado para fabricação e será alvo de testes em laboratório quando
retornar.
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.ufsm.br:1/8501 |
| Date | 16 March 2012 |
| Creators | Blumer, Rafael Tambara |
| Contributors | Martins, João Baptista dos Santos, Prior, Cesar Augusto, Susin, Altamiro Amadeu, Rodrigues, Cesar Ramos |
| Publisher | Universidade Federal de Santa Maria, Programa de Pós-Graduação em Engenharia Elétrica, UFSM, BR, Engenharia Elétrica |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | application/pdf |
| Source | reponame:Repositório Institucional da UFSM, instname:Universidade Federal de Santa Maria, instacron:UFSM |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | 300400000007, 400, 500, 300, 300, 500, 300, 387c22c8-ee71-42c2-bef6-6512bce38747, dfc801ce-d09c-407d-9277-dc5d47d0ecae, ff40a223-41b5-4b01-a18c-c1f175b90866, cc95299e-26e6-436c-b45c-b24287c0ab7a, 3b9e7ac0-1571-41c2-a1ee-3afe0127f73a |
Page generated in 0.0054 seconds