Die vorliegende Arbeit behandelt den Entwurf eines ADCs nach dem sukzessiven Approximationsverfahren (SAR). Ausgehend von den Systemanforderungen erfolgt eine Ableitung der Spezifikation des zu entwerfenden ADCs. Theoretische Betrachtungen und Highlevelsimulationen in Matlab wählen die optimale Architektur der Einzelkomponenten - kapazitives DAC Array, Komparator, Ablaufsteuerung - aus. Die Implementation selbst findet für die Analogschaltungsteile auf Transistorebene und für die digitalen Komponenten auf RT-Ebene in VHDL statt. Sie bilden die Grundlage für die Realisierung des Layouts. In dem Zusammenhang stellt die Arbeit die gängigsten Matchingmethoden für elektronische Bauelemente vor. Abschließende PEX-Simulationen (parasitic Extraction) ermitteln die statischen (INL/DNL) wie dynamischen Kennwerte (SNR) des SAR-ADCs.:Abkürzungsverzeichnis iii
Formelzeichen v
1 Einleitung 1
2 Grundlagen 2
2.1 Analog/Digital-Umsetzer 2
2.1.1 Umsetzungsverfahren 2
2.1.2 Statische Kennwerte 8
2.1.3 Dynamische Kennwerte 12
2.2 Technologie 17
2.2.1 Übersicht 17
2.2.2 MOS-Transistoren 17
2.2.3 Kapazitäten 18
2.2.4 Widerstände 18
2.3 Hardwarebeschreibungssprache 19
2.3.1 Übersicht 19
2.3.2 Zustandsautomat 19
2.3.3 Look-Ahead-Ausgang 20
3 Spezifikation 21
4 ADU-Topologie 23
4.1 Vorüberlegungen 23
4.1.1 Umsetzungsverfahren 23
4.1.2 Vergleich Widerstand/Kapazität 23
4.1.3 Differenziell Vs. Single-Ended 24
4.1.4 Kapazitätsarray 25
4.2 ADC High-Level Modell 30
4.2.1 Funktionsblöcke 30
4.2.2 Matlab/Simulink 31
4.2.3 Simulation 34
4.3 Parasitäre Effekte 37
4.3.1 Substratkapazität 37
4.3.2 Komparatoroffset 39
5 Schaltungsdesign & -simulation 41
5.1 Komparator 41
5.1.1 Spezifikation 41
5.1.2 Latch 41
5.1.3 Vorverstärker 43
5.1.4 Gesamtsystem 46
5.2 Schalter 46
5.2.1 Funktionsweise 46
5.2.2 Ladungseintrag 46
5.2.3 Dimensionierung & Simulation 47
5.3 Kapazitätsarray 51
5.4 SAR-Controller 51
5.4.1 Vorüberlegung 51
5.4.2 RTL Design 52
5.4.3 Simulation 55
5.4.4 Synthese 57
5.4.5 Optimierung 59
5.5 ADC (Toplevel) 59
5.5.1 Architektur 59
5.5.2 Simulation 61
6 Layout 64
6.1 Komparator 65
6.1.1 Vorverstärker 1 65
6.1.2 Vorverstärker 2 66
6.1.3 Dynamisches Latch 66
6.2 Transmission Gates 67
6.3 Kapazitätsarray 68
6.4 SAR-Controller 70
6.5 ADC (Toplevel) 70
6.6 PEX Simulation 72
6.6.1 Statischer Test 72
6.6.2 Dynamischer Test 73
7 Zusammenfassung 74
Literaturverzeichnis 76
Bücher 76
Skripte und Schriften 76
Internetlinks 78
Abbildungsverzeichnis 79
Tabellenverzeichnis 82
Anhang 84
| Identifer | oai:union.ndltd.org:DRESDEN/oai:qucosa:de:qucosa:33505 |
| Date | 09 April 2019 |
| Creators | Käberlein, Andreas |
| Contributors | Ramsbeck, Marco, Horstmann, John Thomas, Technische Universität Chemnitz |
| Source Sets | Hochschulschriftenserver (HSSS) der SLUB Dresden |
| Language | German |
| Detected Language | German |
| Type | info:eu-repo/semantics/acceptedVersion, doc-type:masterThesis, info:eu-repo/semantics/masterThesis, doc-type:Text |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.002 seconds