Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS

Description

Made available in DSpace on 2014-06-12T15:59:56Z (GMT). No. of bitstreams: 2
arquivo5807_1.pdf: 6535979 bytes, checksum: f0b7d3e91a58a935a96a4b9790f84fab (MD5)
license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5)
Previous issue date: 2011 / Este trabalho apresenta a definição de uma arquitetura, baseada em FPGA, para
implementação de Redes Neurais (RNAs) MLP. A arquitetura proposta foi projetada
observando-se critérios limitantes como grande quantidade de entradas, redução do
consumo de área, utilização de pinos, recursos de interconexão e compromisso entre
área/desempenho. Um importante resultado é a utilização de log2m adicionadores
para uma RNA com m entradas. Uma RNA cuja topologia é 256:10:10 atingiu um
speed-up de 36x, comparado com uma implementação convencional em C rodado
em um PC. Uma ferramenta de geração automática do código da RNA em linguagem
HDL também foi desenvolvida

Links & Downloads

1. Pyetro Amaral Ferreira, Antonyus; Natividade da Silva Barros, Edna. Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS. 2011. Dissertação (Mestrado). Programa de Pós-Graduação em Ciência da Computação, Universidade Federal de Pernambuco, Recife, 2011.
2. https://repositorio.ufpe.br/handle/123456789/2653

Tags

Inteligência Artificial

Redes Neurais

Arquitetura de computador

FPGA

Additional Fields

Identifer	oai:union.ndltd.org:IBICT/oai:repositorio.ufpe.br:123456789/2653
Date	31 January 2011
Creators	Pyetro Amaral Ferreira, Antonyus
Contributors	Natividade da Silva Barros, Edna
Publisher	Universidade Federal de Pernambuco
Source Sets	IBICT Brazilian ETDs
Language	Portuguese
Detected Language	Portuguese
Type	info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Source	reponame:Repositório Institucional da UFPE, instname:Universidade Federal de Pernambuco, instacron:UFPE
Rights	info:eu-repo/semantics/openAccess