La réalisation des circuits analogiques à hautes performances souffre de difficultés principalement dues à la réduction de la tension d'alimentation et à la réduction de la consommation, qui sont conduites par la prolifération des systèmes portables aliméntés par des batteries, mais pâtit aussi du manque d'outils de CAO permettant d'automatiser la phase de layout qui est assez laborieuse et prend beaucoup de temps. Cette thèse se situe dans ce contexte. Elle traite de deux domaines assez distincts mais complémentaires, à savoir la conception de circuits intégrés analogiques à faible tension d'alimentation, et la génération automatique (ou assistée) du layout de ces circuits à l'aide d'algorithmes et de logiciels appropriés. L'aboutissement de cette thèse est, premièrement, la création d'une nouvelle méthode de conception de circuits intégré analogiques, plus précisement la génération d'une technique de conception de nouvelle structure, plus adaptée aux basses tensions d'alimentation et aux faiblesconsommations, deuxièmement, notre contribution à l'automatisation de la phase du layout des circuits intégrés analogiques, à savoir l'étude détaillée des contraintes analogiques à prendre en compte dans tout outil d'automatisation du layout (Générateur, Placeur, Routeur, Compacteur), ainsi que notre participation au développement de CHIRVAN (outil d'automatisation des masques des circuits intégrés analogiques et mixtes, développés au CNET Grenoble) en aidant à sa mise au point, en l'utilisant, en proposant des améliorations, et surtout en consacrant tous nos efforts à développer un algorithme de placement des cellules analogiques qui prend en compte toutes ces contraintes analogiques
| Identifer | oai:union.ndltd.org:CCSD/oai:tel.archives-ouvertes.fr:tel-00163766 |
| Date | 29 September 1999 |
| Creators | Chaahoub, F. |
| Source Sets | CCSD theses-EN-ligne, France |
| Language | French |
| Detected Language | French |
| Type | PhD thesis |
Page generated in 0.0024 seconds