Les circuits électroniques embarqués dans les systèmes évoluant au niveau spatial ou dans l'atmosphère sont soumis à des particules naturellement présentes qui peuvent provoquer une perturbation de leur fonctionnement. Le type d'effet lié à ces particules le plus souvent rencontré dans les composants logiques est le SEU. Cet effet correspond à l'inversion de l'état logique d'un élément de mémorisation. De nombreuses études ont été menées pour mettre au point des outils et méthodologies permettant de caractériser la sensibilité des mémoires (SRAM principalement) vis-à-vis de ce type d'effets. Néanmoins, avec l'augmentation importante de l'électronique embarquée et plus particulièrement, l'utilisation de composants de plus en plus complexes comme les microprocesseurs multicoeurs, il est devenu difficile, à l'aide des outils jusque là disponibles, de déterminer l'impact réel d'une erreur déclenchée dans un élément de mémorisation sur une application exécutée par le système électronique. L'utilisation des outils et méthodologies actuellement disponibles ne constituent alors qu'une approche pire cas : tous les éléments de mémorisation non protégés du composant sont comptabilisés et considérés comme sensibles, ce qui amène à considérer des marges importantes lors de l'analyse de risque de l'équipement. Une réduction importante de ces marges est possible en analysant le comportement dynamique de l'application opérée par le composant complexe. En effet, tous les éléments de mémorisation ne sont pas sensibles 100% du temps et de nombreux mécanismes de masquage peuvent faire en sorte qu'une erreur au niveau composant n'ait pas d'incidence sur l'application. Ce sujet de thèse aboutira à la mise au point d'un outil permettant de connaitre avec plus de précisions la sensibilité réelle d'une application opérée sur un microprocesseur, en vue d'optimiser les protections nécessaires et plus particulièrement, de tirer profit de l'architecture spécifique des microprocesseurs multicoeurs. Pour réaliser cette étude, les axes suivants seront investigués : - Étude de l'architecture des microprocesseurs - Utilisation des modèles de performance de processeurs - Utilisation des techniques d'émulation par FPGA - Analyse logicielle du code de l'application Des validations expérimentales sous laser et faisceau de particules seront également réalisées.
| Identifer | oai:union.ndltd.org:CCSD/oai:tel.archives-ouvertes.fr:tel-00951419 |
| Date | 13 September 2013 |
| Creators | Houssany, Sabrine |
| Publisher | Université de Grenoble |
| Source Sets | CCSD theses-EN-ligne, France |
| Language | fra |
| Detected Language | French |
| Type | PhD thesis |
Page generated in 0.0015 seconds