Submitted by Automa??o e Estat?stica (sst@bczm.ufrn.br) on 2017-03-20T19:50:20Z
No. of bitstreams: 1
LucileideMedeirosDantasDaSilva_DISSERT.pdf: 995627 bytes, checksum: c5a0cf7ba1df8a88275e1f7c185e1eac (MD5) / Approved for entry into archive by Arlan Eloi Leite Silva (eloihistoriador@yahoo.com.br) on 2017-03-22T19:38:28Z (GMT) No. of bitstreams: 1
LucileideMedeirosDantasDaSilva_DISSERT.pdf: 995627 bytes, checksum: c5a0cf7ba1df8a88275e1f7c185e1eac (MD5) / Made available in DSpace on 2017-03-22T19:38:28Z (GMT). No. of bitstreams: 1
LucileideMedeirosDantasDaSilva_DISSERT.pdf: 995627 bytes, checksum: c5a0cf7ba1df8a88275e1f7c185e1eac (MD5)
Previous issue date: 2016-11-18 / O Q-learning ? uma t?cnica de aprendizagem por refor?o off-policy que tem como
principal vantagem a possibilidade de obter uma pol?tica ?tima interagindo com o ambiente
sem que o modelo deste ambiente necessite ser conhecido. Este trabalho descreve
uma proposta de arquitetura paralela em ponto fixo da t?cnica usando hardware reconfigur?vel
do FPGA (Field Programmable Gates Arrays). O objetivo de desenvolver essa
t?cnica em hardware ? otimizar o tempo de processamento do sistema. S?o apresentados
resultados de converg?ncia do algoritmo, ?rea de ocupa??o e frequ?ncia de amostragem.
Tamb?m s?o apresentados detalhes de implementa??o da arquitetura. O projeto foi desenvolvido
utilizando a plataforma de desenvolvimento System Generator da Xilinx sendo
projetado para o FPGA Virtex 6 xc6vcx240t-1ff1156. / Q-learning is a off-policy reinforcement learning technique which has as main advantage
the possibility of obtaining an optimal policy interacting with an unknown model
environment. This work proposes a parallel fixed-point Q-learning algorithm architecture,
implemented in FPGA. Fundamental to this approach is optimize system processing time.
Convergence results are presented. The processing time and occupied area were analyzed
for diferentes scenarios and various fixed point formats. Architecture implementation
details were featured. The entire project was developed using the System Generator platform
(Xilinx), with a Virtex-6 xc6vcx240t-1ff1156 as the target FPGA.
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.ufrn.br:123456789/22395 |
| Date | 18 November 2016 |
| Creators | Silva, Lucileide Medeiros Dantas da |
| Contributors | 02099790469, http://lattes.cnpq.br/3475337353676349, Doria Neto, Adri?o Duarte, 10749896434, http://lattes.cnpq.br/1987295209521433, Brito, Alisson Vasconcelos de, 02949328440, http://lattes.cnpq.br/6321676636193625, Melo, Jorge Dantas de, 09463097449, http://lattes.cnpq.br/7325007451912598, Oliveira, Jos? Alberto Nicolau de, 09612890404, http://lattes.cnpq.br/2871134011057075, Fernandes, Marcelo Augusto Costa |
| Publisher | PROGRAMA DE P?S-GRADUA??O EM ENGENHARIA EL?TRICA E DE COMPUTA??O, UFRN, Brasil |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | English |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Source | reponame:Repositório Institucional da UFRN, instname:Universidade Federal do Rio Grande do Norte, instacron:UFRN |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0021 seconds