Este trabalho apresenta o projeto, a implementação e a aplicação em tempo real de uma arquitetura multiprocessadora de baixo custo e com alta capacidade para processamentonumérico. Dois processadores digitais de sinais TMS320C30 são empregados para processamento numérico intensivo, em microcontrolador PCB80C552 faz a interface de arquitetura com sistemas analógico/digitais.
Um microcomputador IBM PC é empregado como hospedeiro, plataforma de desenvolvimento de aplicativos e interface eficiente com o usuário. Os processadores se comunicam via memória SRAM de duplo acesso através de um protocolo dirigido por interrupções. Além de flexível, a arquitetura pode ser expandida para implementação em hipercubo.Aplicações em tempo real de filtragem e controle adaptativo são apresentadas e discutidas. Uma metodologia baseada em heurística para a paralelização de algoritmos seriais em equivalente paralelos mapeados na arquitetura é proposta.
| Identifer | oai:union.ndltd.org:IBICT/oai:agregador.ibict.br.BDTD_ITA:oai:ita.br:1821 |
| Date | 01 August 1992 |
| Creators | Walter Abrahão dos Santos |
| Contributors | Elder Moreira Hemerly |
| Publisher | Instituto Tecnológico de Aeronáutica |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações do ITA, instname:Instituto Tecnológico de Aeronáutica, instacron:ITA |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.002 seconds