Return to search

Analise de desempenho de processadores digitais aplicados ao controle de baixo custo de maquinas eletricas trifasicas / Digital processors performance estimation applied to low cost, three-phase electrical machines

Orientador: Ernesto Ruppert Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-05T07:13:41Z (GMT). No. of bitstreams: 1
BotegaJunior_MarioLuis_M.pdf: 1447513 bytes, checksum: 91c0153964976e48e3a2bd1b53873ac8 (MD5)
Previous issue date: 2005 / Resumo: Este trabalho tem como objetivo apresentar um avaliador de desempenho de processadores digitais para utilização em aplicações de controle de motores de indução trifásicos, .especialmente aquelas destinadas a aplicações de baixo custo e adequadas a produtos de consumo. A concepção destes produtos exige que o processador seja corretamente dimensionado uma vez que o custo deste dispositivo é significativo face ao custo total do acionamento. .O método de avaliação aqui proposto utiliza um conjunto de métricas que permite predizer se um dado processador irá atender às restrições de tempo impostas pela aplicação, de forma a escalonar todas as tarefas que a compõe, bem como estimará o tamanho da memória de programa necessária para implementá-la. Os dados de diversos processadores disponíveis comercialmente foram aplicados no método de avaliação aqui proposto e um deles foi utilizado no desenvolvimento de um protótipo experimental, onde se coletaram dados para verificar a eficácia do avaliador. Estes resultados, bem como as divergências entre o real e o avaliado, estão apresentados neste trabalho / Abstract: The aim of this work is to show a digital processor performance simulator, to be used in three-phase induction motor control, specially those which are used in low cost products. The conception of these products demands the correct processor's specification, because its cost is expressive facing the overall drive's cost. The proposed simulation method uses a metrics set which enables to predict if one microprocessor will be in compliance with timing constraints imposed by the application in order to schedule all the software tasks, as well will estimate the necessary program memory size to implement it. Several commercially available microprocessor's data, were used with this simulation method and one of them were chose to be used in an experimental laboratory prototype, in order to collect data to verify the effectiveness of the proposed method. The results, as well the divergences between experimental and simulation, are shown in this work / Mestrado / Automação / Mestre em Engenharia Elétrica

Identiferoai:union.ndltd.org:IBICT/oai:repositorio.unicamp.br:REPOSIP/258787
Date18 May 2005
CreatorsBotega Junior, Mario Luis
ContributorsUNIVERSIDADE ESTADUAL DE CAMPINAS, Ruppert Filho, Ernesto, 1948-, Filho, Ernesto Ruppert, Aguiar, Manoel Luis de, Magalhães, Mauricio Ferreira, Vendrusculo, Edson Adriano
Publisher[s.n.], Universidade Estadual de Campinas. Faculdade de Engenharia Elétrica e de Computação
Source SetsIBICT Brazilian ETDs
LanguagePortuguese
Detected LanguageEnglish
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Formatapplication/pdf
Sourcereponame:Repositório Institucional da Unicamp, instname:Universidade Estadual de Campinas, instacron:UNICAMP
Rightsinfo:eu-repo/semantics/openAccess

Page generated in 0.0015 seconds