Return to search

Arquitetura de uma rede de interconexão com memória compartilhada baseada na topologia crossbar / Architecture of an interconnection network with shared memory based on the topology crossbar.

Multi-Processor System-on-Chip (MPSoC) possui vários processadores, em um único chip. Várias aplicações podem ser executadas de maneira paralela ou uma aplicação paralelizável pode ser particionada e alocada em cada processador, a fim de acelerar a sua execução. Um problema em MPSoCs é a comunicação entre os processadores, necessária para a execução destas aplicações. Neste trabalho, propomos uma arquitetura de
rede de interconexão baseada na topologia crossbar, com memória compartilhada. Esta arquitetura é parametrizável, possuindo N processadores e N módulos de memórias. A
troca de informação entre os processadores é feita via memória compartilhada. Neste tipo de implementação cada processador executa a sua aplicação em seu próprio módulo de memória. Através da rede, todos os processadores têm completo acesso a seus módulos
de memória simultaneamente, permitindo que cada aplicação seja executada concorrentemente. Além disso, um processador pode acessar outros módulos de memória, sempre que necessite obter dados gerados por outro processador. A arquitetura proposta é modelada
em VHDL e seu desempenho é analisado através da execução paralela de uma aplicação, em comparação à sua respectiva execução sequencial. A aplicação escolhida consiste na otimização de funções objetivo através do método de Otimização por Enxame de Partículas (Particle Swarm Optimization - PSO). Neste método, um enxame de partículas é distribuído igualmente entre os processadores da rede e, ao final de cada interação, um processador acessa o módulo de memória de outro processador, a fim de obter a melhor posição encontrada pelo enxame alocado neste. A comunicação entre processadores é baseada
em três estratégias: anel, vizinhança e broadcast. Essa aplicação foi escolhida por ser computacionalmente intensiva e, dessa forma, uma forte candidata a paralelização. / Multi-Processor System-on-Chip (MPSoC) has multiple processors in a single chip.
Multiple applications can be executed in parallel or a parallelizable application can be
partitioned and allocated to each processor in order to accelerate their execution. One
problem in MPSoCs is the communication between the processors required to implement
these applications. In this work, we propose the architecture of an interconnection network
based on the crossbar topology, with shared memory. This architecture is parameterizable,
having N processors and N memory modules. The exchange of information between
processors is done via shared memory. In this type of implementation each processor
executes its application stored in its own memory module. Through the network, all
processors have complete access to their own memory modules simultaneously allowing
each application to run concurrently. Moreover, a processor can access other memory
modules, whenever it needs to retrieve data generated by another processor. The proposed
architecture is modelled in VHDL and its performance is analysed by the execution of a
parallel aplication, in comparison to its sequencial one. The chosen application consists
of optimizing some objetive functions by using the Particle Swarm Optimization method.
In this method, particles of a swarm are distributed among the processors and, at the
end of each iteration, a processor accesses the memory module of another one in order
to obtain the best position found in the swarm. The communication between processors
is based on three strategies: ring, neighbourhood and broadcast. This application was
chosen due to its computational intensive characteristic and, therefore, a strong candidate
for parallelization.

Identiferoai:union.ndltd.org:IBICT/urn:repox.ist.utl.pt:UERJ:oai:www.bdtd.uerj.br:4958
Date22 March 2013
CreatorsFábio Gonçalves Pessanha
ContributorsLuiza de Macedo Mourelle, Nadia Nedjah, Eugene Francis Vinod Rebello, Wang Jiang Chau
PublisherUniversidade do Estado do Rio de Janeiro, Programa de Pós-Graduação em Engenharia Eletrônica, UERJ, BR
Source SetsIBICT Brazilian ETDs
LanguagePortuguese
Detected LanguagePortuguese
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Formatapplication/pdf
Sourcereponame:Biblioteca Digital de Teses e Dissertações da UERJ, instname:Universidade do Estado do Rio de Janeiro, instacron:UERJ
Rightsinfo:eu-repo/semantics/openAccess

Page generated in 0.0019 seconds