Le travail de thèse a consisté, en priorité, à s'approprier les technologies d'intégration verticale en usage dans l'industrie pour réaliser des mémoires à plusieurs étages, et à en évaluer l'apport pour les capteurs à pixel CMOS (CPS). Cette approche s'appuie sur la capacité de l'industrie à interconnecter des puces amincies empilées les unes sur les autres. Elle ouvre la perspective d'associer plusieurs microcircuits superposés à un même pixel, en dépits de sa taille réduite. L'interconnexion est donc réalisée au niveau du pixel. Ce saut technologique permet de lever la majorité des obstacles à l'obtention de performances optimales des CPS. On peut en particulier combiner des puces réalisées dans des technologies CMOS très différentes, chacune optimale pour une fonctionnalité précise. La collection des charges du signal peut ainsi être réalisée dans une couche dédiée, les microcircuits de conditionnement analogique des signaux peuvent être concentrés dans une autre couche, une troisième couche pouvant héberger les parties numériques assurant la compression puis la transmission des signaux, etc. Ce progrès se traduit notamment par la possibilité de combiner haute résolution spatiale et lecture rapide, avec une amélioration probable de la tolérance aux rayonnements intenses.On s'affranchit de cette manière des limitations provenant des paramètres de fabrication des fondeurs, qui ne permettent pas à l'heure actuelle, de pleinement exploiter le potentiel des CPS à l'aide d'une technologie CMOS unique.
| Identifer | oai:union.ndltd.org:CCSD/oai:tel.archives-ouvertes.fr:tel-00869940 |
| Date | 09 May 2012 |
| Creators | Fu, Yunan |
| Publisher | Université de Strasbourg |
| Source Sets | CCSD theses-EN-ligne, France |
| Language | English |
| Detected Language | French |
| Type | PhD thesis |
Page generated in 0.0016 seconds