Made available in DSpace on 2014-06-12T15:58:30Z (GMT). No. of bitstreams: 2
arquivo4637_1.pdf: 4056811 bytes, checksum: 63844ea80772500978509769749721a9 (MD5)
license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5)
Previous issue date: 2003 / Peripheral Component Interconnect (PCI) é um protocolo de comunicação para
dispositivos de alta velocidade que requerem uma alta vazão de dados (throughput), tais
como, controladores de vídeo e de rede de computadores. O protocolo PCI é um protocolo
síncrono e possui várias versões com diferentes larguras de barramento e freqüência. Esta
dissertação, em particular, trata da implementação do protocolo PCI para dispositivos do
tipo escravos targets, versão 2.2, com 32 bits de dados e endereços multiplexados, a 33
MHz, e uma vazão de 132 MB/s. O protocolo foi implementado em VHDL 93, com a
funcionalidade validada através de testbenches. O core PCI foi implementado, visando sua
validação, na plataforma de prototipação HOT I, da Virtual Computer Corporation, em um
FPGA Xilinx, componente XC4013E-PQ240. Um conjunto de rotinas utilizando
interrupções da BIOS e device drivers foram desenvolvidas para dar suporte a futuros testes
de implementação do core PCI na plataforma HOT I. Um estudo de caso, visando validar a
funcionalidade do core PCI foi desenvolvido. Esta aplicação simula o acesso ao banco de
memória da plataforma HOT I
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.ufpe.br:123456789/2471 |
| Date | January 2003 |
| Creators | de Lima Pereira, Adilson |
| Contributors | Eusébio de Lima, Manoel |
| Publisher | Universidade Federal de Pernambuco |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Source | reponame:Repositório Institucional da UFPE, instname:Universidade Federal de Pernambuco, instacron:UFPE |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0017 seconds