Made available in DSpace on 2015-04-14T13:56:40Z (GMT). No. of bitstreams: 1
395124.pdf: 1485381 bytes, checksum: 9936ed7d7bb8dd338419e42e6aea0c89 (MD5)
Previous issue date: 2007-08-02 / O constante aumento na densidade dos dispositivos de l?gica program?vel (FPGA s), aliado ? diminui??o dos pre?os destes circuito integrados, tem viabilizado a implementa??o de sistemas complexos, que antes necessariamente implicavam no uso de circuitos integrados dedicados. Em projetos onde um FPGA j? ? utilizado, justifica-se ainda mais facilmente a integra??o de novas funcionalidades ao projeto de l?gica program?vel, uma vez que os custos envolvendo as ferramentas de desenvolvimento, tanto de hardware quanto de software, j? foram contabilizados. Este trabalho implementa uma bridge ethernet atrav?s de um sistema composto por um softprocessor, onde as fun??es relativas ? classifica??o e encaminhamento dos pacotes s?o realizadas em software, o que torna o sistema mais acess?vel ? mudan?as na implementa??o e de f?cil manuten??o. Al?m do softprocessor, implementados em VHDL ainda temos um controlador de acesso ao meio f?sico ethernet (MAC) e um controlador HDLC o qual ? utilizado como ponto de liga??o entre as bridge local e a bridge remota. A prototipagem do sistema, para avalia??o e an?lise de desempenho, ? feita com o uso das ferramentas de software e placas de desenvolvimento de hardware da Xilinx, por serem de f?cil acesso e que oferecem o n?cleo de softprocessor MicroBlaze, um microprocessador RISC de 32 bits com arquitetura harvard. A an?lise de desempenho do sistema, realizada com o aux?lio de ferramentas de software (Iperf) e hardware (SmartBits), mostrou que a bridge consegue atingir taxas acima de 1Mbps com pacotes pequenos (64 bytes), t?picos das aplica??es VoIP. Para pacotes maiores, o desempenho se aproximou dos 2 Mbps, que representam a taxa t?pica m?xima onde este dispositivo ser? usado na pr?tica. Devido ? sua natureza extremamente male?vel, em vista da utiliza??o de l?gica program?vel e de fun??es de software, o sistema permite a inclus?o de novas facilidades em atividades futuras, tais como a filtragem de pacotes, redes locais virtuais (VLAN s) e o protocolo Spanning Tree. Al?m de novas funcionalidades de software, novos m?dulos do hardware sintetiz?vel tamb?m podem ser incorporados, sejam para desempenhar novas fun??es, tais como o aumento das interfaces WAN, como para otimizar m?dulos j? existentes.
| Identifer | oai:union.ndltd.org:IBICT/oai:tede2.pucrs.br:tede/3092 |
| Date | 02 August 2007 |
| Creators | Duarte, Fabio Sidiomar Zamperetti |
| Contributors | Vargas, Fabian Luis |
| Publisher | Pontif?cia Universidade Cat?lica do Rio Grande do Sul, Programa de P?s-Gradua??o em Engenharia El?trica, PUCRS, BR, Faculdade de Engenharia |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações da PUC_RS, instname:Pontifícia Universidade Católica do Rio Grande do Sul, instacron:PUC_RS |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | 207662918905964549, 500, 600, -655770572761439785 |
Page generated in 0.0022 seconds