Die kontinuierliche Skalierung der planaren MOSFETs war in den vergangenen 40 Jahren der Schlüssel, um die Bauelemente immer kleiner und leistungsfähiger zu gestalten. Hinzu kamen Techniken zur mechanischen Verspannung, Verfahren zur Kurzzeitausheilung, die in-situ-dotierte Epitaxie und neue Materialien, wie das High-k-Gateoxid in Verbindung mit Titannitrid als Gatemetall. Jedoch erschwerten Kurzkanaleffekte und eine zunehmende Streuung der elektrischen Eigenschaften die Verkleinerung der planaren Transistoren erheblich. Somit gelangten die planaren MOSFETs mit der aktuellen 28 nm-Technologie teilweise an die Grenzen ihrer Funktionalität. Diese Arbeit beschäftigt sich daher mit der Integration von Multi-Gate-Transistoren auf Basis einer 22 nm-Technologie, welche eine bessere Steuerfähigkeit des Gatekontaktes aufweisen und somit die Fortführung der Skalierung ermöglichen. Zudem standen die Anforderungen eines stabilen und kostengünstigen Herstellungsprozesses als Grundvoraussetzung zur Übernahme in die Volumenproduktion stets mit im Vordergrund. Die Simulationen der Tri-Gate-Transistoren stellten dabei den ersten Schritt hin zu einer Multi-Gate-Technologie dar. Ihre Prozessabfolge unterscheidet sich von den planaren Transistoren nur durch die Formierung der Finnen und bietet damit die Möglichkeit eines hybriden 22 nm-Prozesses. Am Beispiel der Tri-Gate-Transistoren wurden zudem die Auswirkungen der Kristallorientierung, der mechanischen Verspannung und der Überlagerungseffekte es elektrischen Feldes auf die Leistungsfähigkeit von Multi-Gate-Strukturen analysiert. Im nächsten Schritt wurden Transistoren mit vollständig verarmten Kanalgebieten untersucht. Sie weisen aufgrund einer niedrigen Kanaldotierung eine Volumeninversion, eine höhere Ladungsträgerbeweglichkeit und eine geringere Anfälligkeit gegenüber der zufälligen Dotierungsfluktuation auf, welche für leistungsfähige Multi-Gate-Transistoren entscheidende Kriterien sind. Zu den betrachteten Varianten zählen die planaren ultradünnen SOI-MOSFETs, die klassischen FinFETs mit schmalen hohen Finnen und die vertikalen Nanowire-Transistoren. Anschließend wurden die Vor- und Nachteile der verschiedenen Transistorstrukturen für eine mittel- bis langfristige industrielle Nutzung betrachtet. Dazu erfolgte eine Analyse der statistischen Schwankungen und eine Skalierung hin zur 14 nm-Technologie. Eine Zusammenfassung aller Ergebnisse und ein Ausblick auf die mögliche Übernahme der Konzepte in die Volumenproduktion schließen die Arbeit ab.:Symbol- und Abkürzungsverzeichnis
1 Einleitung
2 Grundlagen und Entwicklung der CMOS-Technologie
2.1 Planare Transistoren
2.1.1 Theoretische Grundlagen von MOSFETs
2.1.2 Skalierung und Kurzkanalverhalten planarer Transistoren
2.1.3 Mechanische Verspannung von Silizium
2.1.4 Techniken zur mechanischen Verspannung
2.2 Multi-Gate-Transistoren
2.2.1 Multi-Gate-Strukturen
2.2.2 Überlagerungseffekte
2.2.3 Quanteneffekte
2.3 Stand der Technik
3 Grundlagen der Simulation
3.1 Prozesssimulation
3.1.1 Abscheiden und Abtragen von Schichten
3.1.2 Implantation
3.1.3 Thermische Ausheilung mit Diffusion
3.2 Bauelementesimulation
3.2.1 Grundgleichungen und Ladungsträgertransport
3.2.2 Bandlückenverengung
3.2.3 Generation und Rekombination
3.2.4 Ladungsträgerbeweglichkeit
3.2.5 Effekte der mechanischen Verspannung
3.2.6 Ladungsträgerquantisierung
3.3 Kalibrierung der Modellparameter
3.3.1 Prozessparameter
3.3.2 Modellparameter
4 Planare Transistoren auf Basis einer 22 nm-Technologie
4.1 Transistoraufbau
4.1.1 Replacement-Gate-Prozess
4.1.2 In-situ-dotierte Source-Drain-Gebiete
4.1.3 Haloimplantation
4.1.4 Elemente der mechanischen Verspannung
4.2 Charakterisierung des elektrischen Verhaltens
4.2.1 Stationäres Verhalten
4.2.2 Gatesteuerung und Kurzkanaleffekte
4.2.3 Dynamisches Verhalten
5 Tri-Gate-Transistoren
5.1 Prozessintegration und Transistoraufbau
5.1.1 Anforderungen an hochintegrierte Schaltkreise
5.1.2 Hybride CMOS-Technologie
5.1.3 Strukturierung der Finne
5.1.4 Geometrieabhängiges Dotierungsprofil
5.2 Charakterisierung des elektrischen Verhaltens
5.2.1 Stationäres Verhalten
5.2.2 Kurzkanaleffekte und Gatesteuerung
5.2.3 Eckeneffekt
5.2.4 Eckenimplantation
5.2.5 Finnengeometrie
5.2.6 Dynamisches Verhalten
5.3 Optimierung der Tri-Gate-Struktur
5.3.1 Gestaltung der epitaktischen Source-Drain-Gebiete
5.3.2 Mechanisch verspanntes Isolationsoxid
5.3.3 Substratorientierung
6 Transistoren mit vollständig verarmtem Kanal
6.1 Ultra-Dünne-SOI-MOSFETs
6.1.1 Prozessintegration
6.1.2 Charakterisierung des elektrischen Verhaltens
6.2 FinFETs
6.2.1 Prozessintegration
6.2.2 Charakterisierung des elektrischen Verhaltens
6.3 Vertikale Nanowire-MOSFETs
6.3.1 Prozessintegration
6.3.2 Strukturierung des Aktivgebiets
6.3.3 Charakterisierung des elektrischen Verhaltens
6.3.4 Asymmetrisches Dotierungsprofil
6.3.5 Mechanische Verspannung
7 Skalierung und statistische Schwankungen der Strukturen
7.1 Skalierung zur 14 nm-Technologie
7.1.1 Leistungsfähigkeit
7.1.2 Kurzkanalverhalten und Steuerfähigkeit
7.2 Statistische Schwankungen
7.2.1 Impedanz-Feld-Methode
7.2.2 Zufällige Dotierungsfluktuation
7.2.3 Fixe Ladungen im Oxid
7.2.4 Metall-Gate-Granularität
7.2.5 Geometrische Variationen
7.2.6 Kombination der Störquellen
8 Zusammenfassung und Ausblick
Anhang
Literaturverzeichnis
Danksagung
Acknowledgement / Within the past 40 years the continuous scaling of planar MOSFETs was key to shrink the devices and to improve their performance. Techniques like mechanical stressing, rapid thermal annealing and in-situ doped epitaxial growing as well as novel materials, such as high-k-gate-oxide in combination with titanium nitride as metal-gate, has been introduced. However, short-channel-effects and increased scattering of electrical proper-ties significantly complicate the scaling of planar transistors. Thus, the planar MOSFETs gradually reached their limits of functionality with the current 28 nm technology node. For that reason, this work focuses on integration of multi-gate transistors based on a 22 nm technology, which show an improved gate control and allow a continuous scaling. Furthermore, the requirements of a stable and cost-efficient process as decisive condition for mass fabrication were always taken into account. The simulations of the tri-gate transistors present the first step toward a multi-gate technology. The process sequence differs from the planar one solely by a fin formation and offers the possibility of a hybrid 22 nm process. Also, the impact of crystal orientation, mechanical stress and superposition of electrical fields on the efficiency of multi-gate structures were analyzed for the tri-gate transistors. In a second step transistors with fully depleted channel regions were studied. Due to low channel doping they are showing a volume inversion, a higher carrier mobility and a lower sensitivity to random doping fluctuations, which are essential criteria for powerful multi-gate transistors. Reviewed structure variants include planar ultra-thin-body-SOI-MOSFETs, classic FinFETs with a tall, narrow fins and vertical nanowire transistors. Then advantages and disadvantages of the considered transistor structures have been observed for a medium to long term industrial use. For this purpose, an analysis of statistical fluctuations and the scaling-down to 14 nm technology was carried out. A summary of all results and an outlook to the transfer of concepts into mass fabrication complete this work.:Symbol- und Abkürzungsverzeichnis
1 Einleitung
2 Grundlagen und Entwicklung der CMOS-Technologie
2.1 Planare Transistoren
2.1.1 Theoretische Grundlagen von MOSFETs
2.1.2 Skalierung und Kurzkanalverhalten planarer Transistoren
2.1.3 Mechanische Verspannung von Silizium
2.1.4 Techniken zur mechanischen Verspannung
2.2 Multi-Gate-Transistoren
2.2.1 Multi-Gate-Strukturen
2.2.2 Überlagerungseffekte
2.2.3 Quanteneffekte
2.3 Stand der Technik
3 Grundlagen der Simulation
3.1 Prozesssimulation
3.1.1 Abscheiden und Abtragen von Schichten
3.1.2 Implantation
3.1.3 Thermische Ausheilung mit Diffusion
3.2 Bauelementesimulation
3.2.1 Grundgleichungen und Ladungsträgertransport
3.2.2 Bandlückenverengung
3.2.3 Generation und Rekombination
3.2.4 Ladungsträgerbeweglichkeit
3.2.5 Effekte der mechanischen Verspannung
3.2.6 Ladungsträgerquantisierung
3.3 Kalibrierung der Modellparameter
3.3.1 Prozessparameter
3.3.2 Modellparameter
4 Planare Transistoren auf Basis einer 22 nm-Technologie
4.1 Transistoraufbau
4.1.1 Replacement-Gate-Prozess
4.1.2 In-situ-dotierte Source-Drain-Gebiete
4.1.3 Haloimplantation
4.1.4 Elemente der mechanischen Verspannung
4.2 Charakterisierung des elektrischen Verhaltens
4.2.1 Stationäres Verhalten
4.2.2 Gatesteuerung und Kurzkanaleffekte
4.2.3 Dynamisches Verhalten
5 Tri-Gate-Transistoren
5.1 Prozessintegration und Transistoraufbau
5.1.1 Anforderungen an hochintegrierte Schaltkreise
5.1.2 Hybride CMOS-Technologie
5.1.3 Strukturierung der Finne
5.1.4 Geometrieabhängiges Dotierungsprofil
5.2 Charakterisierung des elektrischen Verhaltens
5.2.1 Stationäres Verhalten
5.2.2 Kurzkanaleffekte und Gatesteuerung
5.2.3 Eckeneffekt
5.2.4 Eckenimplantation
5.2.5 Finnengeometrie
5.2.6 Dynamisches Verhalten
5.3 Optimierung der Tri-Gate-Struktur
5.3.1 Gestaltung der epitaktischen Source-Drain-Gebiete
5.3.2 Mechanisch verspanntes Isolationsoxid
5.3.3 Substratorientierung
6 Transistoren mit vollständig verarmtem Kanal
6.1 Ultra-Dünne-SOI-MOSFETs
6.1.1 Prozessintegration
6.1.2 Charakterisierung des elektrischen Verhaltens
6.2 FinFETs
6.2.1 Prozessintegration
6.2.2 Charakterisierung des elektrischen Verhaltens
6.3 Vertikale Nanowire-MOSFETs
6.3.1 Prozessintegration
6.3.2 Strukturierung des Aktivgebiets
6.3.3 Charakterisierung des elektrischen Verhaltens
6.3.4 Asymmetrisches Dotierungsprofil
6.3.5 Mechanische Verspannung
7 Skalierung und statistische Schwankungen der Strukturen
7.1 Skalierung zur 14 nm-Technologie
7.1.1 Leistungsfähigkeit
7.1.2 Kurzkanalverhalten und Steuerfähigkeit
7.2 Statistische Schwankungen
7.2.1 Impedanz-Feld-Methode
7.2.2 Zufällige Dotierungsfluktuation
7.2.3 Fixe Ladungen im Oxid
7.2.4 Metall-Gate-Granularität
7.2.5 Geometrische Variationen
7.2.6 Kombination der Störquellen
8 Zusammenfassung und Ausblick
Anhang
Literaturverzeichnis
Danksagung
Acknowledgement
| Identifer | oai:union.ndltd.org:DRESDEN/oai:qucosa:de:qucosa:27419 |
| Date | 10 January 2014 |
| Creators | Baldauf, Tim |
| Contributors | Gerlach, Gerald, Stenzel, Roland, Technische Universität Dresden |
| Source Sets | Hochschulschriftenserver (HSSS) der SLUB Dresden |
| Language | German |
| Detected Language | German |
| Type | doc-type:doctoralThesis, info:eu-repo/semantics/doctoralThesis, doc-type:Text |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0027 seconds