Return to search

Transistor bipolaire à double hétérojonction submicronique InP/InGaAs pour circuits numériques ou mixtes ultra-rapides / InP/InGaAs double heterojunction bipolar transistor for high-speed digital and mixed-signal circuits

Cette thèse présente l'optimisation des performances du transistor bipolaire à double hétérojonction (TBDH) InP/InGaAs aux dimensions submicroniques. Tout d'abord nous présenterons le développement d'un modèle analytique tenant compte des spécificités du dessin et de la technologie de ce composant. Ce modèle, qui sera confronté aux résultats de mesures de paramètre S, servira à déterminer les dimensions optimales permettant d'atteindre des fréquences de coupure élevées et de mettre en évidence les principaux axes d'optimisation des performances. Puis nous étudierons plusieurs structures de couche pour la transition base collecteur visant à améliorer les propriétés de transport du TBH et repousser la densité de courant au seuil d'effet Kirk en vue d'augmenter les performances fréquentielles maximales du composant. Enfin, étant donné que les TBH fonctionnent à des densités de courant pouvant dépasser 800 kA/cm², ceux-ci sont sujets à un auto-échauffement qui contribue à la dégradation de leurs performances fréquentielles et à un vieillissement prématuré. Nous nous intéresserons donc à l'influence de la température sur les performances et présenterons les solutions apportées pour réduire l'auto-échauffement et améliorer la fiabilité des TBH. Ce travail a permis de valider une filière de TBH possédant des fréquences de coupure fT et fmax comprises dans la gamme 250-300 GHz ainsi qu'une tension de claquage de l'ordre de 5 V. Ainsi, ces composants ont pu être utilisés pour la réalisation de circuits destinés aux transmissions à 100 Gbit/s. / This thesis is about the performance optimization of InP/InGaAs Double Heterojunction Bipolar Transistors (DHBT) with sub-micrometer dimensions. The development of an analytical model taking into account the specific features of the device in terms of geometry and process is first reported. This model, backed by results from S parameters measurements, is used to define a device geometry leading to high cut-off frequencies; it also helps identifying the main directions for further performance improvement. Several epi-layer structures for the base-collector junction are then investigated, aiming at improving the HBT transport properties and at pushing toward higher current densities the onset of Kirk effect. Since HBTs are operating at current densities as high as 800 kA/cm2 and beyond, they are sensitive to self-heating; this feature results in reduced frequency performance and faster characteristics degradation. This is why the impact of temperature on transistor performance is analyzed and ways to limit HBTs self-heating phenomena and to improve their reliability are indicated. This work allowed the validation of an HBT process characterized by cut-off frequencies in the 250-300 GHz range for both fT and fmax, together with a breakdown voltage of about 5 V. Such HBTs have been used in the fabrication of ICs for 100 Gbit/s transmission applications.

Identiferoai:union.ndltd.org:theses.fr/2009LIL10028
Date08 April 2009
CreatorsNodjiadjim, Virginie
ContributorsLille 1, Decoster, Didier, Harari, Joseph
Source SetsDépôt national des thèses électroniques françaises
LanguageFrench
Detected LanguageFrench
TypeElectronic Thesis or Dissertation, Text

Page generated in 0.0019 seconds