Für das Erstellen von Schaltungen wird immer mehr die Hardwarebeschreibungssprache VHDL eingesetzt. Sie bietet viele Vorteile gegenüber den bisherigen Beschreibungsmethoden, wie zum Beispiel das Aufbauen der Schaltung mit Hilfe von graphischen CAD Werkzeugen. Ein wichtiger Faktor ist dabei die Entwicklungszeit. Dazu benötigt man aber auch leistungsfähige Syntheseprogramme. Das High-Level Syntheseprogramm Caddy ist nicht in der Lage direkt
VHDL-Quelltext zu verarbeiten. Mit dem Programm vh2fg existiert nun die Möglichkeit die VHDL-Beschreibung in ein Flussgraphenformat
umzuwandeln, das Caddy verarbeiten kann. Hier wird eine Anleitung gegeben, wie man mit diesem Programm umgeht. Es wird die VHDL-Eingabe spezifiziert und die Ausgabe in Flussgraph erklärt.
| Identifer | oai:union.ndltd.org:DRESDEN/oai:qucosa:de:qucosa:34508 |
| Date | 12 July 2019 |
| Creators | Schmidt, Marco, Möhrke, Ulrich, Herrmann, Paul |
| Publisher | Universität Leipzig |
| Source Sets | Hochschulschriftenserver (HSSS) der SLUB Dresden |
| Language | German |
| Detected Language | German |
| Type | info:eu-repo/semantics/publishedVersion, doc-type:book, info:eu-repo/semantics/book, doc-type:Text |
| Source | Report / Institut für Informatik, Report / Institut für Informatik |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | urn:nbn:de:bsz:15-qucosa2-343029, qucosa:34302 |
Page generated in 0.002 seconds