Increasing sampling rates and sampling accuracies of analog-to-digital converters (ADCs) are growing the importance of digital data acquisition and signal processing for applications requiring high bandwidth. In this context, this work is focused on researching and developing new techniques and a new system architecture for optimal throughput and minimal intrinsic dead time. The investigations of this work concentrate on event processing systems by pulse shaping on SuperSampleRate (SSR) ADC data streams. SSR ADC data streams are data streams which require processing of more than one sample per clock cycle by digital circuits. To implement data processing in this work only Field Programmable Gate Arrays (FPGAs) are used, as they provide the right approach for high throughput and minimum dead time with ability to adapt to high- application-specific circuits afterwards.
As a result of this work a system architecture was developed which decouples the event acquisition and their processing inside the FPGA. This property is realized by a special FIFO structure in the FPGA. This concept achieves an intrinsic dead time of one ADC sample period and allows pre-processing of all channels by multiple instantiated processing cores and scheduling in hardware.
By means of this new system architecture, two conventional scientific measuring instruments based on analog technology were improved by digital data acquisition and signal processing. These measuring instruments are a spectrometer for time-differential perturbed angular correlations (TDPAC) and a digital spectrometer and data acquisition system at a nuclear microprobe for ion beam analysis and imaging. Both measuring instruments detect elementary particles or radiation emitted by the measuring sample by detectors as events. The time curves of several analog detector output signals (channels) are now recorded by ADCs and forwarded without loss as SSR data streams to one FPGA. The hardware used
here are FPGA digitizers which isolate the data acquisition and subsequent pre-processing by FPGAs into modules.
The improvement of the measuring efficiency of the two digital measuring instruments was achieved by minimizing the dead time, increasing the throughput, and by matching their time and energy resolutions with the conventional measuring instruments. Specifically to enable better time and energy resolutions combined with maximum throughput, this work has developed and implemented parallel processing SSR FIR and SSR IIR filters for pulse shaping as processing cores in the FPGAs which can handle multiple samples per clock cycle. To match the time resolution performance of conventional Constant Fraction Discriminators (CFDs) these filter implementations realize a digital Constant Fraction Trigger
(CFT) with fractional delays (below one sampling period). In this work the energy resolution was optimized by implementing a transfer function adjustable SSR IIR filter. Thus the filter provides maximum flexibility for pulse shaping of different detector types. By implementing the computationally intensive pre-processing in FPGAs, the measuring instruments could be equipped with only one underutilized PC, which can now implement new functionalities. These functionalities include a runtime-optimized coincidence measurement of stretched cascades (like for 180mHf) for the TDPAC spectrometer and a digital pileup rejection for the data acquisition system for ion beam analysis. / Die digitale Messwerterfassung und -verarbeitung erhält unter anderem durch steigende Abtastraten und Abtastgenauigkeiten von Analog-Digital-Wandlern (ADCs) wachsende Bedeutung für Anwendungen, welche eine hohe Bandbreite voraussetzen. In diesem Rahmen widmet sich diese Arbeit der Erforschung und Entwicklung neuer Techniken und einer neuen Systemarchitektur, mit denen eine Datenaufnahme und anschließende Signalverarbeitung, bei optimalem Durchsatz und minimaler intrinsische Totzeit umgesetzt werden kann. Die Untersuchungen fokussieren sich dabei auf Systeme zur Ereignisverarbeitung durch Impulsformung (pulse shaping) auf SuperSampleRate(SSR)-ADC-Datenströmen. SSR-ADC-Datenströme sind dabei ADC-Datenströme, welche eine Verarbeitung durch digitale Schaltungen benötigen, bei denen mehr als ein Sample pro Taktzyklus behandelt werden muss, um Datenverlust zu verhindern. Zur Implementierung der Datenverarbeitung kommen dazu ausschließlich Field Programmable Gate Arrays (FPGAs) zum Einsatz, da diese den passenden Ansatz für digitale Schaltungen mit hohen Durchsatz und minimaler Totzeit mit gleichzeitiger nachträglicher Anpassbarkeit für hoch anwendungsspezifische Schaltungen bieten.
Als Ergebnis wurde in dieser Arbeit eine Systemarchitektur entwickelt, welche die Ereigniserfassung und deren Verarbeitung im FPGA voneinander entkoppelt. Dies wird durch eine im FPGA realisierte FIFO-Struktur ermöglicht. Durch dieses Konzept wird eine intrinsische Totzeit der Systeme in der Größenordnung der ADC-Abtastperiodenlänge erreicht und eine Vorverarbeitung aller Kanäle durch mehrfache instanziierte Verarbeitungskerne und Scheduling in Hardware ermöglicht. Mittels dieser neuen Systemarchitektur werden zwei auf analogtechnisch basierende konventionelle wissenschaftliche Messinstrumente, durch digitale Messwerterfassung und Signalverarbeitung, verbessert. Bei diesen Messinstrumenten handelt es sich um ein Spektrometer zur zeitaufgelösten gestörten Winkelkorrelation (engl. Time Differential Perturbed Angular Correlation (kurz TDPAC-Spektrometer)) und ein Datenerfassungssystem zur ortsaufgelösten elementspezifischen Ionenstrahlanalyse und Ionenstrahlmikroskopie, welche im Wesentlichen von der Messprobe emittierte und durch Detektoren erfasste Elementarteilchen oder Strahlung als Ereignisse verarbeiten. Die Verläufe der analogen Detektorausgangssignale werden dabei mittels ADCs erfasst und verlustfrei als SSR-Datenströme an einen FPGA weitergeleitet. Dabei werden mehrere ADC-Datenströme (dann Kanäle genannt) von einem FPGA verarbeitet. Als Hardware kommen hier FPGA-Digitizer zum Einsatz. Diese Module isolieren die digitale Messwerterfassung durch ADCs und eine anschließende Vorverarbeitung von FPGAs, deren digitale Schaltung individuell implementiert werden kann, in eine Hardware. Eine Verbesserung der Messeffizienz der beiden digitalisierten Messinstrumente konnte durch die Minimierung der Totzeit, die Erhöhung des Durchsatzes aber auch durch die Anknüpfung ihrer Zeit- und Energieauflösung der detektierten Ereignisse erreicht werden. Speziell zur Ermöglichung besserer Zeit- und Energieauflösungen von Detektorereignissen mit maximalem Durchsatz wurden in dieser Arbeit SSR-FIR- und SSR-IIR-Filter zur Impulsformung als Verarbeitungskerne in den verwendeten FPGAs implementiert, welche pro Taktzyklus mehrere Samples verarbeiten können. Diese Filterimplementierungen setzen zur Optimierung der Zeitauflösung im Subsample-Bereich mit den Constant Fraction Trigger (CFT) an der Leistungsfähigkeit konventioneller Constant Fraction Discriminator (CFDs) an und ermöglichen ebenso Fractional Delays (Zeitverzögerungen unter einer Abtastperiode). Die Energieauflösung wurde in dieser Arbeit dadurch optimiert, dass der entwickelte SSR-IIR-Filter in seiner Übertragungsfunktion anpassbar ist und so maximale Flexibilität zur Impulsformung unterschiedlicher Detektortypen bietet. Durch die Umsetzung der rechenintensiven Vorverarbeitung in FPGAs konnten die Messinstrumente mit lediglich einem Mess-PC ausgestattet werden, welcher nun neue Funktionalitäten umsetzen kann. Zu diesen Funktionalitäten gehört eine laufzeitoptimierte Koinzidenzmessung gestreckter Kaskaden (Kaskade mit mehr als einem Start-Ereignis) für das TDPAC-Spektrometer und eine digitale Pileup-Verwerfung für das Datenerfassungssystem zur Ionenstrahlanalyse.
| Identifer | oai:union.ndltd.org:DRESDEN/oai:qucosa:de:qucosa:21042 |
| Date | 28 March 2018 |
| Creators | Jäger, Markus |
| Contributors | Universität Leipzig |
| Source Sets | Hochschulschriftenserver (HSSS) der SLUB Dresden |
| Language | German |
| Detected Language | English |
| Type | info:eu-repo/semantics/publishedVersion, doc-type:doctoralThesis, info:eu-repo/semantics/doctoralThesis, doc-type:Text |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0029 seconds