Eine sehr häufig benutzte Gruppe von Partitionierungsverfahren im VLSI-Design sind die Iterative Improvement Algorithms. Diese Verfahren lösen das Min-Cut Problem für Graphen bzw. Hypergraphen. Dabei soll der Graph bzw. Hypergraph in möglichtst unabhängige Teile aufgeteilt werden. Der Ausgangspunkt bei den Iterative Improvement Algorithms ist eine Anfangspartition, die sukzessiv durch geringfügige Änderungen verbessert wird. Mit diesen Verfahren können sehr gute Partitionen in einer sehr geringen Zeit erzeugt werden. In dieser Diplomarbeit wird die Anpassung der Iterative Improvement Algorithms auf die Partitionierung für die parallele Logiksimulation vorgestellt. Dabei wurden verschiedene Strategien für eine Anpassung der Iterative Improvement Algorithms untersucht.
| Identifer | oai:union.ndltd.org:DRESDEN/oai:qucosa:de:qucosa:16771 |
| Date | 17 November 2017 |
| Creators | Siedschlag, Thomas |
| Contributors | Universität Leipzig |
| Source Sets | Hochschulschriftenserver (HSSS) der SLUB Dresden |
| Language | German |
| Detected Language | German |
| Type | info:eu-repo/semantics/acceptedVersion, doc-type:masterThesis, info:eu-repo/semantics/masterThesis, doc-type:Text |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | urn:nbn:de:bsz:15-qucosa2-163403, qucosa:16340 |
Page generated in 0.0018 seconds