SILVEIRA, J. A. N. Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas. 2015. 86 f. Tese (Doutorado em Engenharia de Teleinformática) – Centro de Tecnologia, Universidade Federal do Ceará, Fortaleza, 2015. / Submitted by Marlene Sousa (mmarlene@ufc.br) on 2015-10-09T14:20:35Z
No. of bitstreams: 1
2015_tese_jansilveira.pdf: 2586375 bytes, checksum: a9fba4ff689db3af8a0aa7785e038080 (MD5) / Approved for entry into archive by Marlene Sousa(mmarlene@ufc.br) on 2015-10-09T15:40:52Z (GMT) No. of bitstreams: 1
2015_tese_jansilveira.pdf: 2586375 bytes, checksum: a9fba4ff689db3af8a0aa7785e038080 (MD5) / Made available in DSpace on 2015-10-09T15:40:52Z (GMT). No. of bitstreams: 1
2015_tese_jansilveira.pdf: 2586375 bytes, checksum: a9fba4ff689db3af8a0aa7785e038080 (MD5)
Previous issue date: 2015-09-30 / The latest technologies of integrated circuit manufacturing allow billions of transistors to be arranged on a single chip, enabling us to implement a complex parallel system, which requires a communications architecture with high scalability and high degree of parallelism, such as a Network-on-Chip (NoC). These technologies are very close to physical limitations, which increases the quantity of faults in circuit manufacturing and at runtime. Therefore, it is essential to provide a method for fault recovery that would enable the NoC to operate in the presence of faults and still ensure deadlock-free routing. The preprocessing of the most probable fault scenarios allows us to anticipate the calculation of deadlock-free routing, reducing the time that is necessary to interrupt the system during a fault occurrence. This work proposes a technique that employs the preprocessing of fault scenarios based on forecasting fault tendencies, which is performed with a fault threshold circuit operating in agreement with high-level software. The technique encompasses methods for dissimilarity analysis of scenarios based on cross-correlation measurements of fault link matrices, which allow us to define a reduced and efficient set of fault coverage scenarios. Experimental results employing RTL simulation with synthetic traffic prove the quality of the analytic metrics that are used to select the preprocessed scenarios. Furthermore, the experiments show the efficacy and efficiency of the proposed dissimilarity methods, quantifying the latency penalization when using the coverage scenarios approach / As últimas tecnologias de fabricação de circuitos integrados habilitam bilhões de transistores a serem postos em um único chip, permitindo implementar um sistema paralelo complexo, o qual requer uma arquitetura de comunicação que tenha grande escalabilidade e alto grau de paralelismo, tal como uma rede intrachip, em inglês, Network-on-Chip (NoC). Estas tecnologias estão muito próximas de limitações físicas, aumentando a quantidade de falhas na fabricação dos circuitos e em tempo de operação. Portanto, é essencial fornecer um método para recuperação de falha que permita a NoC operar na presença de falhas e ainda garantir roteamento livre de deadlock. O pré-processamento de cenários de falha mais prováveis permite antecipar o cálculo de rotas livres de deadlock, reduzindo o tempo necessário para interromper o sistema durante a ocorrência de uma falha. Esta tese propõe uma técnica que emprega o pré-processamento de cenários de falha baseado na previsão de tendência de falhas, a qual é realizada com um circuito de limiar de falha operando em conjunto com um software de alto nível. A técnica contempla análises de métodos de dissimilaridade de cenários baseadas na correlação cruzada de matrizes bidimensionais de conexões com falha, que permite definir um conjunto reduzido e eficiente de cenários de cobertura de falhas. Resultados experimentais, empregando simulação com precisão em nível de ciclo e tráfego sintético, provam a qualidade das métricas analíticas usadas para selecionar os cenários pré-processados. Além do mais, os experimentos mostraram a eficácia e eficiência dos métodos de dissimilaridades propostos, quantificando a penalização de latência no uso da abordagem de cenários de cobertura
| Identifer | oai:union.ndltd.org:IBICT/oai:www.repositorio.ufc.br:riufc/13376 |
| Date | 30 September 2015 |
| Creators | Silveira, Jarbas Aryel Nunes da |
| Contributors | Marcon, César Augusto Missio, Cortez, Paulo César |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/doctoralThesis |
| Source | reponame:Repositório Institucional da UFC, instname:Universidade Federal do Ceará, instacron:UFC |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0023 seconds