Made available in DSpace on 2015-04-14T14:49:50Z (GMT). No. of bitstreams: 1
439390.pdf: 3101139 bytes, checksum: 42025c16dd319c48f3a185f5f4c5dbc5 (MD5)
Previous issue date: 2012-03-27 / NoC-based MPSoCs are employed in several embedded systems due to the high performance, achieved by using multiple processing elements (PEs). However, power and energy restrictions, especially in mobile applications, may render the design of MPSoCs over-constrained. Thus, the use of power management techniques is mandatory. Moreover, due to the high variability present in application workloads executed by these devices, this management must be performed dynamically. The use of traditional dynamic voltage and frequency scaling (DVFS) techniques proved to be useful in several scenarios to save energy. Nonetheless, due to technology scaling that limits the voltage variation and to the slow response of DVFS schemes, the use of such technique may become inadequate in newer DSM technology nodes. As alternative, the use of dynamic frequency scaling (DFS) may provide a good trade-off between power savings and power overhead. This work proposes a self-adaptable distributed DFS scheme for NoC-Based MPSoCs. Both NoC and PEs have an individual frequency control scheme. The DFS scheme for PEs takes into account the PE computation and communication loads to dynamically change the operating frequency. In the NoC, a DFS controller uses packet information and router activity to decide the router operating frequency. Also, the clock generation module is designed to provide a clock signal to PEs and NoC routers. The clock generation method is simple, based on local selective clock gating of a single global clock, provides a wide range of generated clocks, induces low area and power overheads and presents small response time. Synthetic and real applications were used to evaluate the proposed scheme. Results show that the number of executed instructions can be reduced by 65% (28% in average), with an execution time overhead up to only 14% (9% in average). The consequent power dissipation reduction in PEs reaches up to 52% (23% in average) and in the NoC up to 76% (71% in average). The power overhead induced by the proposed scheme is around 3% in PEs and around 10% in the NoC / MPSoCs baseados em NoC t?m sido empregados em sistemas embarcados devido ao seu alto desempenho, atingido atrav?s do uso de m?ltiplos elementos de processamento (PEs). Entretanto, a especifica??o da funcionalidade, agregada a especifica??o de requisitos de consumo de energia em aplica??es m?veis, pode comprometer o processo de projeto em termos de tempo e/ou custo. Dessa forma, a utiliza??o de t?cnicas para gerenciamento de consumo de energia ? essencial. Al?m disso, aplica??es que possuam carga de trabalho din?mica podem realizar esse gerenciamento dinamicamente. A utiliza??o de t?cnicas para escalonamento din?mico de tens?o e frequ?ncia (DVFS) mostrou-se adequada para a redu??o do consumo de energia em sistemas computacionais. No entanto, devido ? evolu??o da tecnologia, a varia??o m?nima de tens?o ? menor, e o tempo de resposta elevado dos m?todos de DVFS pode tornar esta t?cnica inadequada em tecnologias DSM (deep sub-micron). Como alternativa, a utiliza??o de t?cnicas para escalonamento din?mico de frequ?ncia (DFS) pode prover uma boa rela??o custo-benef?cio entre economia e consumo de energia. O presente trabalho apresenta um esquema de escalonamento din?mico de frequ?ncia distribu?do auto-adapt?vel para MPSoCs baseados em NoC. Ambos os elementos do MPSoC (NoC e PEs) possuem um esquema espec?fico. O esquema para os PEs leva em considera??o as cargas de computa??o e comunica??o do mesmo. Na NoC, o esquema ? controlado atrav?s de informa??es provenientes do pacote que trafega na rede e da atividade do roteador. Al?m disso, um m?dulo para gera??o local de rel?gio ? apresentado, o qual ? respons?vel por prover o sinal de rel?gio para PEs e roteadores da NoC. O esquema de gera??o do sinal de rel?gio ? simples, baseado em roubo de ciclo de um sinal de rel?gio global. Este ainda fornece uma ampla variedade de frequ?ncias, induz baixo custo adicional de ?rea e consumo e responde rapidamente a uma nova configura??o. Para avaliar o esquema proposto, aplica??es sint?ticas e reais foram simuladas. Os resultados mostram que a redu??o no n?mero de instru??es executadas ? de at? 65% (28% em m?dia), com um custo adicional de no m?ximo 14% no tempo de execu??o (9% em m?dia). Em rela??o ? dissipa??o de pot?ncia, os resultados mostram que a redu??o ? de at? 52% nos PEs (23% em m?dia) e de at? 76% na NoC (71% em m?dia). O overhead de consumo apresentado pelo esquema dos PEs ? de 3% e pelo esquema da NoC ? de 10%
| Identifer | oai:union.ndltd.org:IBICT/oai:tede2.pucrs.br:tede/5180 |
| Date | 27 March 2012 |
| Creators | Rosa, Thiago Raupp da |
| Contributors | Moraes, Fernando Gehm |
| Publisher | Pontif?cia Universidade Cat?lica do Rio Grande do Sul, Programa de P?s-Gradua??o em Ci?ncia da Computa??o, PUCRS, BR, Faculdade de Inform?ca |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações da PUC_RS, instname:Pontifícia Universidade Católica do Rio Grande do Sul, instacron:PUC_RS |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | 1974996533081274470, 500, 600, 1946639708616176246 |
Page generated in 0.0019 seconds