Die enorme Komplexität in naher Zukunft absehbarer VLSI-Schaltkreisentwicklungen bedingt
auf allen Entwurfsebenen sehr zeitintensive Simulationsprozesse. Eine Antwort auf
diese Herausforderung besteht in der Parallelisierung dieser Prozesse. Es wird ein Forschungsvorhaben
vorgestellt, welches auf eine effektive Partitionierung von Modelldatenstrukturen
im Vorfeld compilergesteuerter Logiksimulationen auf Parallelrechnern mit lose
gekoppelten Prozessoren gerichtet ist. Im Rahmen dieses Projekts sollen ausgehend von einem
Graphen-Modell Partitionierungsalgorithmen entwickelt, theoretisch untersucht sowie
Kriterien für ihren Einsatz in Abhängigkeit von anwendungstypischen Modelleigenschaften
abgeleitet werden. Zur experimentellen Unterstützung ist die Entwicklung einer parallel
arbeitenden Testumgebung für die Analyse relevanter Modelldatenstrukturen vorgesehen.
Eine Erweiterung dieser Umgebung zu einer Softwarekomponente, welche im Ergebnis eines
Präprocessing von Modelldatenstrukturen Partitionierungsalgorithmen auswählt und realisiert,
soll schließich in ein System zur Logiksimulation auf der Basis parallel arbeitender
Instanzen eines der führenden heute kommerziell verfügbaren funktionellen Logiksimulatoren
eingebunden werden.
| Identifer | oai:union.ndltd.org:DRESDEN/oai:qucosa:de:qucosa:34417 |
| Date | 08 July 2019 |
| Creators | Hering, Klaus |
| Publisher | Universität Leipzig |
| Source Sets | Hochschulschriftenserver (HSSS) der SLUB Dresden |
| Language | German |
| Detected Language | German |
| Type | info:eu-repo/semantics/publishedVersion, doc-type:book, info:eu-repo/semantics/book, doc-type:Text |
| Source | Report / Institut für Informatik, Report / Institut für Informatik |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | urn:nbn:de:bsz:15-qucosa2-343029, qucosa:34302 |
Page generated in 0.0024 seconds