Return to search

IMPLEMENTAÇÃO DE ARQUITETURAS DE PILHA UDP/IP EM HARDWARE RECONFIGURÁVEL BASEADO NO DESEMPENHO DE VAZÃO, LATÊNCIA E TAXA DE PERDA DE QUADROS / IMPLEMENTATION OF UDP/IP STACK ARCHITECTURES IN RECONFIGURABLE HARDWARE BASED ON THROUGHPUT, LATENCY AND FRAME LOSS RATE PERFORMANCE

Conselho Nacional de Desenvolvimento Científico e Tecnológico / This work presents the implementation of three architectures of UDP/IP network stack in reconfigurable hardware. Also, presents the development of a Tester based on the RFC 2544 methodology and implemented it in FPGA. This Tester was used to obtain the throughput, latency
and frame loss rate results. The performance of the project shows, in average, throughput results 89% better in comparison with a network stack implemented in software (PC) and running over a general purpose microprocessor, for frames with 64 bytes. Regarding latency, the project is 389 times lower for frames with 64 bytes and 13 times lower for frames with 1518 bytes, than the PC. On behalf of frame loss rate, the project doesn t loss frames for any frame sizes used during the tests, while the PC has presented a frame loss of almost 98% for frames with 64 bytes. / Este trabalho apresenta a implementação de três arquiteturas da pilha de comunicação UDP/IP em hardware reconfigurável. Também apresenta o desenvolvimento de um Testador
baseado na metodologia da RFC 2544 e implementado em uma placa dotada de dispositivo FPGA. Esse Testador foi utilizado na obtenção dos resultados de vazão, latência e taxa de perda de quadros. O desempenho do projeto apresentou, em média, 89% a mais de vazão, para quadros de 64 bytes, que uma pilha de comunicação implementada em software (PC) e executada sobre um microprocessador de propósito geral. Em termos de latência, o projeto apresentou uma latência 389 vezes menor para quadros de 64 bytes e 13 vezes menor para quadros de 1518 bytes, que o PC. E em relação à taxa de perda de quadros, o projeto não apresentou perda para
nenhum dos tamanhos de quadros utilizados durante os testes, enquanto o PC apresentou perda de quase 98% para quadros de 64 bytes.

Identiferoai:union.ndltd.org:IBICT/oai:repositorio.ufsm.br:1/5355
Date11 March 2010
CreatorsHerrmann, Fernando Luís
ContributorsMartins, João Baptista dos Santos, Silva Jr, Diógenes Cecilio da, Nunes, Raul Ceretta, Medina, Roseclea Duarte
PublisherUniversidade Federal de Santa Maria, Programa de Pós-Graduação em Informática, UFSM, BR, Ciência da Computação
Source SetsIBICT Brazilian ETDs
LanguagePortuguese
Detected LanguagePortuguese
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Formatapplication/pdf
Sourcereponame:Repositório Institucional da UFSM, instname:Universidade Federal de Santa Maria, instacron:UFSM
Rightsinfo:eu-repo/semantics/openAccess
Relation100300000007, 400, 500, 300, 300, 500, 300, 387c22c8-ee71-42c2-bef6-6512bce38747, 9b396a06-daca-4a65-8ffb-bf73d86cbe48, c54b8f6a-20a9-4f47-9458-9827aacfa8f2, 03d96a4a-a5e5-4e30-95ce-d8e373349b37, 7cc6d5ab-1163-48b7-8faf-179a4cbca9d4

Page generated in 0.0024 seconds