Impact of Bias Temperature Instability and Random Telegraph Noise on CMOS Logic Circuits / バイアス温度不安定性とランダムテレグラフノイズがCMOS論理回路特性に及ぼす影響

Description

京都大学 / 0048 / 新制・課程博士 / 博士(情報学) / 甲第19137号 / 情博第583号 / 新制||情||102(附属図書館) / 32088 / 京都大学大学院情報学研究科通信情報システム専攻 / (主査)教授 小野寺 秀俊, 教授 髙木 直史, 教授 佐藤 高史 / 学位規則第4条第1項該当 / Doctor of Informatics / Kyoto University / DFAM

Links & Downloads

1. http://hdl.handle.net/2433/199461
2. 14301甲第19137号
3. 10.14989/doctor.k19137
4. 14301

Tags

CMOS

NBTI

RTN

combinational circuit

gate oxide

reliability

noise

007

Additional Fields

Identifer	oai:union.ndltd.org:kyoto-u.ac.jp/oai:repository.kulib.kyoto-u.ac.jp:2433/199461
Date	23 March 2015
Creators	Matsumoto, Takashi
Contributors	小野寺, 秀俊, 髙木, 直史, 佐藤, 高史, 松本, 高士, マツモト, タカシ
Publisher	京都大学 (Kyoto University), 京都大学
Source Sets	Kyoto University
Language	English
Detected Language	English
Type	doctoral thesis, Thesis or Dissertation
Format	application/pdf
Rights	許諾条件により本文は2016/03/22に公開, ©2012 IEEE, ©2013 IEEE, ©2014 IEEE, ©2011 Japan Soc. App. Phys., ©2012 Japan Soc. App. Phys., ©2013 Japan Soc. App. Phys.