Le rendement théorique unitaire des convertisseurs à découpage rend ceux-ci attrayants dès qu'il s'agit de traiter l'énergie électrique. Mais les èontraintes de coût et d'encombrement imposent des fréquences de commutation toujours plus élevées (ce qui entraîne des contraintes CEM) et l'utilisation de supports modernes permettant la miniaturisation (SMI, Hybride, Silicium). Dans ce contexte, la simulation est devenue une étape indispensable à la conception de convertisseurs et la modélisation fine des éléments qui les constitue (dont les transistors MOS de puissance font souvent partie à faible tension) une nécessité. Ce travail traite de la modélisation du transistor VDMOS et se partage en trois parties. La première aborde le cas de son comportement statique en intégrant la particularité de son canal réalisé par double diffusion. Le modèle simplifié qui en découle se limite à 5 paramètres dont les méthodes d'extraction utilisées sont décrites. La seconde partie de ce travail est une étude fine du comportement dynamique du VDMOS dans sa cellule de commutation. Elle complète le modèle statique et permet un modèle fiable rendant Gompte de l'influence du niveau de courant sur les commutations moyelmant 6 paramètres supplémentaires. Les différentes méthodes de mesure pelmettant de déterminer les valeurs de ces paramètres sont détaillées. Enfin, la troisième et dernière partie valide le modèle à l'aide de l'outil de simulation Pspice. Une comparaison est faite avec d'autres modèles proposés dans la littérature.
| Identifer | oai:union.ndltd.org:CCSD/oai:tel.archives-ouvertes.fr:tel-00763815 |
| Date | 22 January 1999 |
| Creators | Aubard, Laurent |
| Source Sets | CCSD theses-EN-ligne, France |
| Language | French |
| Detected Language | French |
| Type | PhD thesis |
Page generated in 0.0019 seconds