Return to search

Multiplicador analógico CMOS baseado na relação transcondutância X corrente

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica / Made available in DSpace on 2012-10-23T10:53:31Z (GMT). No. of bitstreams: 1
247993.pdf: 2899393 bytes, checksum: 19b7879b0ad6513981437e9ffb46ca82 (MD5) / O presente trabalho propõe um multiplicador operando em quarto quadrantes baseado em células que exploram a relação existente entre a corrente de saturação de um transistor MOS e a transcondutância de fonte. A vantagem da topologia proposta é simplicidade, operação com baixa potência, alta linearidade e corrente de saída com baixa sensibilidade dentro de uma mesma geração tecnológica. Os resultados de simulação associados aos experimentais demonstram a viabilidade da topologia escolhida para operação em baixa potência e baixa-tensão. A funcionalidade do sistema foi verificada através de simulação e da extração de parâmetros do protótipo implementado em tecnologia TSMC 0.35 m. Os resultados experimentais conseguidos com o protótipo indicam consumo de 1 mA, largura de banda de 1MHz e distorção harmônica total de 1% para uma corrente de entrada de 80 % do seu valor máximo sendo que a área de silício ocupada pelo multiplicador foi ao redor de 10.000 m2.

Identiferoai:union.ndltd.org:IBICT/oai:repositorio.ufsc.br:123456789/90459
Date January 2007
CreatorsMachado, Marcelo Bender
ContributorsUniversidade Federal de Santa Catarina, Schneider, Márcio Cherem
PublisherFlorianópolis
Source SetsIBICT Brazilian ETDs
LanguagePortuguese
Detected LanguagePortuguese
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Formatxiii, 57 f.| il., grafs., tabs.
Sourcereponame:Repositório Institucional da UFSC, instname:Universidade Federal de Santa Catarina, instacron:UFSC
Rightsinfo:eu-repo/semantics/openAccess

Page generated in 0.0017 seconds